半导体装置的制作方法

本公开涉及集成电路装置。

背景技术：

1、随着集成电路装置的操作速度增大，由半导体装置(例如，存储器装置)发送和接收的数据信号与时钟信号之间的偏斜(skew)和/或数据信号与数据选通之间的偏斜可增大。为了维持数据的可靠性并支持存储器装置的增大的速度，可能需要校正在数据信号、数据选通和时钟信号之中发生的偏斜。

技术实现思路

1、本公开的实施例包括通过生成训练模式并发送生成的训练模式以执行数据训练来减少偏斜的半导体装置。

2、实施例包括生成无效码元从其被移除的训练模式的半导体装置。

3、本公开的实施例已经致力于提供有效地生成训练模式的半导体装置。

4、本公开的实施例包括一种半导体装置，包括：(i)序列数据生成器，被配置为生成序列数据；(ii)码元改变器，被配置为通过用替代码元替换序列数据内具有预定码元的位流的每个出现来生成训练模式；以及(iii)驱动器，被配置为将训练模式输出到外部半导体装置。

5、序列数据生成器可包括：prbs序列生成器，用于基于针对每个时钟循环基于种子值来生成伪随机二进制序列(prbs)；以及加扰器，被配置为通过在选项值(具有与prbs相同的位数)与prbs之间执行xor运算来生成序列数据。

6、在一些实施例中，码元改变器可包括：码元生成器，用于针对每个时钟循环生成并输出替代码元；检测器，用于响应于所述多个位流之中的与预定码元相同的位流来以预定逻辑电平输出选择信号；以及选择器，被配置为基于选择信号的逻辑电平，在序列数据中用替代码元替换与预定码元相同的位流。在一些实例中，码元生成器可循环地将替代码元生成并输出为针对每个时钟循环而不同的值。

7、在一些实施例中，码元生成器可被配置为循环移位寄存器，循环移位寄存器包括循环地将替代码元的每个位值生成并输出为针对针对每个时钟循环而不同的值的多个触发器。码元生成器还可生成多个替代码元，所述多个替代码元包括针对每个时钟循环具有不同的值的第一替代码元和第二替代码元。此外，当多个位流被分组为多个组时，所述多个组中的每个包括两个或更多个位流，码元改变器可使用第一替代码元作为所述多个组之中的第一组中的替代码元，并且使用第二替代码元作为所述多个组之中的第二组中的替代码元。在其他实施例中，码元生成器可以是包括多个触发器的循环移位寄存器，所述多个触发器循环地将所述多个替代码元中的每个的位值生成并输出为针对每个时钟循环而不同的值。

8、检测器可包括多个模式检测器，模式检测器将序列数据分段并接收为多个位单元，并且当以所述多个位为单元接收的多个连续位流与预定码元相同时，以使能电平输出选择信号。在这些实施例中，选择器可包括多个复用器，每个复用器包括第一输入级、第二输入级和输出级，第一输入级以所述多个位为单元分段并接收序列数据，替代码元被输入到第二输入级中，输出级根据选择信号的电平而输出替代码元或以所述多个位为单元接收的所述多个连续位流。

9、所述半导体装置还可包括：(i)接收器，从外部半导体装置接收多个外部训练模式；以及(ii)训练模块，生成指示所述多个外部训练模式与所述多个训练模式是否彼此匹配的计数值。驱动器可被设置以将计数值输出到外部半导体装置。在一些实例中，接收器可包括基于从外部半导体装置提供的时钟信号对所述多个外部训练模式进行采样的多个采样器。另外，训练模块可包括：多个加扰器，通过执行由所述多个采样器输出的多个采样数据与所述多个训练模式的xor运算来输出多个结果数据；以及多个计数器，对指示所述多个采样数据与所述多个训练模式彼此不匹配的值进行计数，从而在所述多个结果数据中生成计数值。

10、本公开的另一实施例提供一种存储器系统，包括：存储器控制器，具有第一模式生成器，第一模式生成器基于种子值生成第一序列数据，并且之后当第一序列数据中的多个连续位流与预定码元相同时，通过用替代码元替换第一序列数据中的所述多个连续位流来生成第一训练模式。存储器装置被提供，存储器装置包括第二模式生成器，第二模式生成器：(i)从存储器控制器接收所述种子值，(ii)基于所述种子值来生成第二序列数据，并且(iii)当第二序列数据中的多个连续位流与预定码元相同时，通过用替代码元替换第二序列数据中的所述多个连续位流来生成第二训练模式。

11、存储器控制器可从存储器装置接收第二训练模式，并且将第一训练模式与第二训练模式进行比较以执行读取训练。存储器控制器还可通过数据线从存储器装置接收包括第二训练模式的数据信号，通过数据选通线接收数据选通信号，并且基于通过基于数据选通信号对数据信号进行采样而获取的采样模式与第一训练模式是否彼此匹配来调整数据选通信号的延迟程度以执行读取训练。

12、存储器装置可从存储器控制器接收第一训练模式，并且将第一训练模式和对第一训练模式进行比较的计数结果值发送到存储器控制器。另外，存储器装置可通过数据线从存储器控制器接收包括第一训练模式的数据信号，接收数据时钟，并且将指示通过基于数据时钟对数据信号进行采样而获取的采样模式与第二训练模式是否彼此匹配的计数结果值发送到存储器控制器。

13、在本公开的又一实施例中，一种半导体装置被提供，所述半导体装置包括：(i)序列数据生成器，被配置为生成包括连续的多个位流的序列数据；(ii)多个模式检测器，被配置为分别接收所述多个位流，每个模式检测器被配置为输出具有基于将所述多个位流之中的接收到的位流与选项值进行比较的结果而确定的电平的选择信号；以及(iii)多个复用器，被配置为生成训练模式作为输出，每个复用器接收替代码元和由所述多个模式检测器之中的对应模式检测器接收到的位流，并且基于由所述对应模式检测器输出的选择信号的电平来输出替代码元和接收到的位流中的任何一个。

14、所述半导体装置还可包括：循环移位寄存器，循环地将包括具有不同值的第一替代码元和第二替代码元的多个替代码元输出为多个不同值。并且，当所述多个位流被分组为包括两个或更多个位流的多个组时，所述多个复用器之中的与所述多个组之中的第一组对应的第一组复用器可使用第一替代码元作为替代码元，并且所述多个复用器之中的与所述多个组之中的第二组对应的第二组复用器使用第二替代码元作为替代码元。

技术特征：

1.一种半导体装置，包括：

2.根据权利要求1所述的半导体装置，其中，序列数据生成器包括：

3.根据权利要求2所述的半导体装置，其中，码元改变器包括：

4.根据权利要求3所述的半导体装置，其中，码元生成器循环地将替代码元生成并输出为针对多个时钟循环中的每个而不同的值。

5.根据权利要求3所述的半导体装置，

6.根据权利要求3所述的半导体装置，其中：

7.根据权利要求1至6中的任何一项所述的半导体装置，还包括：

8.根据权利要求7所述的半导体装置，其中：

9.根据权利要求8所述的半导体装置，其中，训练模块包括：

10.一种半导体装置，包括：

11.根据权利要求10所述的半导体装置，还包括训练模块，其中，训练模块包括：

12.一种存储器系统，包括：

13.根据权利要求12所述的存储器系统，其中，存储器控制器被配置为：从存储器装置接收第二训练模式，并且将第一训练模式与第二训练模式进行比较以执行读取训练。

14.根据权利要求13所述的存储器系统，其中，存储器控制器被配置为：通过数据线从存储器装置接收包括第二训练模式的数据信号，通过数据选通线接收数据选通信号，并且基于通过基于数据选通信号对数据信号进行采样而获取的采样模式与第一训练模式是否彼此匹配来调整数据选通信号的延迟程度以执行读取训练。

15.根据权利要求12所述的存储器系统，其中，存储器装置被配置为：从存储器控制器接收第一训练模式，并且将第一训练模式和将第一训练模式与第二训练模式进行比较的计数结果值发送到存储器控制器。

16.根据权利要求15所述的存储器系统，其中，存储器装置被配置为：通过数据线从存储器控制器接收包括第一训练模式的数据信号，接收数据时钟，并且将指示通过基于数据时钟对数据信号进行采样而获取的采样模式与第二训练模式是否彼此匹配的计数结果值发送到存储器控制器。

17.根据权利要求12所述的存储器系统，其中，第一训练模式和第二训练模式是相等的。

18.一种半导体装置，包括：

19.根据权利要求18所述的半导体装置，还包括：

20.根据权利要求18所述的半导体装置，还包括：

技术总结提供半导体装置。所述半导体装置包括序列数据生成器和码元改变器，序列数据生成器被配置为生成关于多条数据线的序列数据。码元改变器被配置为通过针对所述多条数据线中的每条用替代码元替换序列数据内具有预定码元的每个位流来从序列数据生成训练模式。序列数据生成器可包括序列生成器，序列生成器被配置为基于每个时钟循环的种子值来生成伪随机二进制序列(PRBS)。技术研发人员：李起源,金成来,姜吉荣,金惠兰,吴致成受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/15