具有占空比校正器的半导体装置的制作方法

本公开涉及一种具有占空比校正器的半导体装置。

背景技术：

1、例如dram等半导体装置可包含占空比校正器(dcc)以用于将内部时钟信号的占空比保持在50％。然而，关于具有显著高频率的内部时钟信号，难以在保持原始频率的同时调节占空比。因此，关于具有显著高频率的内部时钟信号，有必要通过使用通过划分内部时钟信号而产生的多个分频时钟信号来调节占空比。

技术实现思路

1、在一个方面，本公开提供一种设备，其包括：时钟产生器，其被配置成基于输入时钟信号而产生具有彼此不同的相位的第一、第二、第三和第四时钟信号，所述第一、第二、第三和第四时钟信号定义：所述第一和第二时钟信号的邻近边缘之间的第一周期；所述第二和第三时钟信号的邻近边缘之间的第二周期；所述第三和第四时钟信号的邻近边缘之间的第三周期；以及所述第四和第一时钟信号的邻近边缘之间的第四周期；第一占空比检测器，其被配置成将所述第一和第二周期的总和与所述第三和第四周期的总和进行比较以输出第一检测信号；第二占空比检测器，其被配置成将所述第一和第四周期的总和与所述第二和第三周期的总和进行比较以输出第二检测信号；以及第三占空比检测器，其被配置成将所述第一和第三周期的总和与所述第二和第四周期的总和进行比较以输出第三检测信号；其中所述时钟产生器包含占空比调节器，所述占空比调节器被配置成响应于所述第一、第二和第三检测信号而调节所述输入时钟信号的占空比。

2、在另一方面，本公开提供一种设备，其包括：时钟产生器，其被配置成基于输入时钟信号而产生具有彼此不同的相位的第一、第二、第三和第四时钟信号；第一占空比检测器，其被配置成响应于基于所述第一和第二时钟信号而产生的第一信息与基于所述第三和第四时钟信号而产生的第二信息之间的比较而输出第一检测信号；第二占空比检测器，其被配置成响应于基于所述第一和第四时钟信号而产生的第三信息与基于所述第二和第三时钟信号而产生的第四信息之间的比较而输出第二检测信号；第三占空比检测器，其被配置成响应于基于所述第一和第三时钟信号而产生的第五信息与基于所述第二和第四时钟信号而产生的第六信息之间的比较而输出第三检测信号；以及占空比调节器，其被配置成响应于所述第一、第二和第三检测信号而调节所述输入时钟信号的占空比。

3、在又一方面，本公开提供一种设备，其包括：第一时钟路径，其包含被配置成调节第一输入时钟信号的占空比的第一占空比调节器；第二时钟路径，其包含被配置成调节具有与所述第一输入时钟信号成90度的不同相位的第二输入时钟信号的占空比的第二占空比调节器；以及控制电路，其被配置成检测第一、第二、第三和第四时间段中的最长或最短一者以产生控制信号，所述第一时间段由所述第一输入时钟信号的上升沿与所述第二输入时钟信号的上升沿之间的相位差限定，所述第二时间段由所述第二输入时钟信号的所述上升沿与所述第一输入时钟信号的下降沿之间的相位差限定，所述第三时间段由所述第一输入时钟信号的所述下降沿与所述第二输入时钟信号的下降沿之间的相位差限定，所述第四时间段由所述第二输入时钟信号的所述下降沿与所述第一输入时钟信号的所述上升沿之间的相位差限定，其中响应于所述控制信号，所述第一和第二占空比调节器分别调节所述第一和第二输入时钟信号的所述上升沿和下降沿。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，

3.根据权利要求2所述的设备，其进一步包括第一、第二、第三和第四计数器电路，所述第一、第二、第三和第四计数器电路被配置成分别存储第一、第二、第三和第四计数值，

4.根据权利要求3所述的设备，其进一步包括分析电路，所述分析电路被配置成分析所述第一、第二和第三检测信号以更新所述第一、第二、第三和第四计数值。

5.根据权利要求4所述的设备，其中所述分析电路被配置成通过分析所述第一、第二和第三检测信号来检测所述第一、第二、第三和第四周期中的最长或最短一者。

6.根据权利要求5所述的设备，其中所述分析电路被配置成在检测到所述第一周期为所述最长一者时递增所述第一计数器电路以增加所述第一输入时钟信号的所述上升沿的延迟，或递减所述第三计数器电路以减少所述第二输入时钟信号的所述上升沿的延迟。

7.根据权利要求6所述的设备，其中所述分析电路被配置成在检测到所述第一周期为所述最短一者时递增所述第三计数器电路以增加所述第二输入时钟信号的所述上升沿的延迟，或递减所述第一计数器电路以减少所述第一输入时钟信号的所述上升沿的延迟。

8.根据权利要求7所述的设备，其中所述分析电路被配置成在检测到所述第二周期为所述最长一者时递增所述第三计数器电路以增加所述第二输入时钟信号的所述上升沿的延迟，或递减所述第二计数器电路以减少所述第一输入时钟信号的所述下降沿的延迟。

9.根据权利要求4所述的设备，其中所述分析电路被配置成在第一操作阶段期间使所述第一、第二、第三和第四计数器电路递增或递减第一步长，且在所述第一操作阶段之后的第二操作阶段期间使所述第一、第二、第三和第四计数器电路递增或递减小于所述第一步长的第二步长。

10.根据权利要求9所述的设备，其中当发生所述第一、第二和第三检测信号的转变时，所述分析电路的操作阶段从所述第一操作阶段改变到所述第二操作阶段。

11.根据权利要求10所述的设备，其中当所述第一、第二和第三检测信号中的一个或两个振荡同时所述第一、第二和第三检测信号中的剩余一个或两个固定时，所述分析电路的所述操作阶段从所述第一操作阶段改变到所述第二操作阶段。

12.一种设备，其包括：

13.根据权利要求12所述的设备，

14.根据权利要求13所述的设备，其进一步包括第一、第二、第三和第四计数器电路，所述第一、第二、第三和第四计数器电路被配置成分别存储第一、第二、第三和第四计数值，

15.一种设备，其包括：

16.根据权利要求15所述的设备，其中所述控制信号包含控制所述第一输入时钟信号的所述上升沿的第一控制信号、控制所述第一输入时钟信号的所述下降沿的第二控制信号、控制所述第二输入时钟信号的所述上升沿的第三控制信号，以及控制所述第二输入时钟信号的所述下降沿的第四控制信号。

17.根据权利要求15所述的设备，其中所述控制电路被配置成在检测到所述第一时间段为所述最长一者时增加所述第一输入时钟信号的所述上升沿的延迟，或减少所述第二输入时钟信号的所述上升沿的延迟。

18.根据权利要求17所述的设备，其中所述控制电路被配置成在检测到所述第一时间段为所述最短一者时减少所述第一输入时钟信号的所述上升沿的延迟，或增加所述第二输入时钟信号的所述上升沿的延迟。

19.根据权利要求15所述的设备，

20.根据权利要求19所述的设备，

技术总结本公开涉及一种具有占空比校正器的半导体装置。本文公开一种设备，其包含：时钟产生器，其被配置成基于输入时钟信号而产生第一至第四时钟信号；第一占空比检测器，其被配置成响应于基于所述第一和第二时钟信号与基于所述第三和第四时钟信号而产生的信息之间的比较而输出第一信号；第二占空比检测器，其被配置成响应于基于所述第一和第四时钟信号与基于所述第二和第三时钟信号而产生的信息之间的比较而输出第二信号；第三占空比检测器，其被配置成响应于基于所述第一和第三时钟信号与基于所述第二和第四时钟信号而产生的信息之间的比较而输出第三信号；以及占空比调节器，其被配置成响应于所述第一至第三信号而调节所述输入时钟信号的占空比。技术研发人员：佐藤康夫受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/15