移位寄存器及栅极驱动电路的制作方法

本发明涉及显示，尤其涉及一种移位寄存器及栅极驱动电路。

背景技术：

1、移位寄存器可以将触发信号移位后输出至后级电路，在显示技术领域有着重要的应用。

2、然而，现有的移位寄存器在使用时存在功耗较大的问题。

技术实现思路

1、本发明提供了一种移位寄存器及栅极驱动电路，以降低移位寄存器的功耗。

2、根据本发明的一方面，提供了一种移位寄存器，所述移位寄存器包括：

3、至少一个第一输出调节模块，所述第一输出调节模块用于在写入帧根据第一节点的电位控制所述第一输出调节模块的输出端输出第一电压信号，以及根据第二节点的电位控制所述第一输出调节模块的输出端输出第一时钟信号；

4、节点控制模块，所述节点控制模块用于根据第二时钟信号以及触发信号控制所述第一节点及所述第二节点的电位；

5、第二输出调节模块，所述第二输出调节模块与所述第一输出调节模块电连接，所述第二输出调节模块用于在保持帧将所述第一电压信号传输至所述移位寄存器的输出端；其中，每个所述第一输出调节模块的输出端对应所述移位寄存器的一个输出端。

6、可选地，每个所述第一输出调节模块的输出端作为所述移位寄存器的一个输出端；所述第二输出调节模块的第一端接入第二电压信号，所述第二输出调节模块的第二端与所述第一节点电连接，所述第二输出调节模块的控制端接入帧切换信号，其中，所述帧切换信号控制所述第二调节模块在所述写入帧将其第一端与其第二端关断，在所述保持帧将其第一端与其第二端导通；所述第二电压信号与所述第一电压信号的逻辑电平不同；

7、优选地，所述第二输出调节模块包括第一晶体管，所述第一晶体管的第一端作为所述第二输出调节模块的第一端，所述第一晶体管的第二端作为所述第二输出调节模块的第二端，所述第一晶体管的控制端作为所述第二输出调节模块的控制端。

8、可选地，所述第一输出调节模块的输出端作为所述移位寄存器的一个输出端；所述第二输出调节模块的第一端接入所述第一电压信号，所述第二输出调节模块的第二端与所述移位寄存器的输出端电连接，所述第二输出调节模块的控制端接入帧切换信号，其中，所述帧切换信号控制所述第二调节模块在所述写入帧将其第一端与其第二端关断，在所述保持帧将其第一端与其第二端导通；

9、优选地，所述第二输出调节模块包括第一晶体管，所述第一晶体管的第一端作为所述第二输出调节模块的第一端，所述第一晶体管的第二端作为所述第二输出调节模块的第二端，所述第一晶体管的控制端作为所述第二输出调节模块的控制端。

10、可选地，所述第一输出调节模块的输出端通过所述第二输出调节模块与所述移位寄存器的一输出端电连接；

11、其中，所述第二输出调节模块的第一输入端与所述第一输出调节模块的输出端电连接，所述第二输出调节模块的第二输入端接入所述第一电压信号，所述第二输出调节模块的输出端与所述移位寄存器的输出端电连接；

12、所述第二输出调节模块的控制端接入帧切换信号，所述帧切换信号控制所述第二输出调节模块在所述写入帧将其第一输入端与其输出端导通，在所述保持帧将其第二输入端与其输出端导通。

13、可选地，所述第二输出调节模块包括：

14、第一选通单元和第二选通单元；

15、所述第一选通单元的第一端作为所述第二输出调节模块的第一输入端，所述第二选通单元的第一端作为所述第二输出调节模块的第二输入端，所述第一选通单元的第二端与所述第二选通单元的第二端电连接后作为所述第二输出调节模块的输出端，所述第一选通单元的控制端与所述第二选通单元的控制端电连接后作为所述第二输出调节模块的控制端；所述第一选通单元与所述第二选通单元的导通电平逻辑相反。

16、可选地，所述第一输出调节模块包括：第一输出单元和第二输出单元；

17、所述第一输出单元的第一端接入所述第一电压信号，所述第一输出单元的第二端与所述第一输出调节单元的输出端电连接，所述第一输出单元的控制端与所述第一节点电连接；

18、所述第二输出单元的第一端接入所述第一时钟信号，所述第二输出单元的第二端与所述第一输出调节模块的输出端电连接，所述第二输出单元的控制端与所述第二节点电连接；

19、优选地，所述第一输出单元包括第二晶体管，所述第二晶体管的第一端作为所述第一输出单元的第一端，所述第二晶体管的第二端作为所述第一输出单元的第二端，所述第二晶体管的控制端作为所述第一输出单元的控制端；所述第二输出单元包括第三晶体管，所述第三晶体管的第一端作为所述第二输出单元的第一端，所述第三晶体管的第二端作为所述第二输出单元的第二端，所述第三晶体管的控制端作为所述第二输出单元的控制端；

20、优选地，所述移位寄存器包括至少两个所述第一输出调节模块，每个所述第一输出调节模块对应的第一时钟信号的脉宽不同；

21、优选地，所述第一输出调节模块还包括第二耦合单元和第三耦合单元，所述第二耦合单元的第一端接入所述第一电压信号，所述第二耦合单元的第二端与所述第一节点电连接；所述第三耦合单元的第一端与所述第一输出调节模块的输出端电连接，所述第三耦合单元的第二端与所述第二节点电连接。

22、可选地，所述节点控制模块包括：

23、时钟引入单元、触发写入单元、电压控制单元和第一耦合单元；所述时钟引入单元的第一端接入所述第二时钟信号，所述时钟引入单元的第二端与所述第一节点电连接；所述第一耦合单元的第一端与所述时钟引入单元的第一端电连接，所述第一耦合单元的第二端与所述时钟引入单元的控制端电连接；

24、所述电压控制单元的第一端接入所述第一电压信号，所述电压控制单元的第二端与所述时钟引入单元的控制端电连接，所述电压控制单元的控制端接入所述触发信号；

25、所述触发写入模块的第一端及控制端均接入所述触发信号，所述触发写入模块的第二端与所述第二节点电连接；

26、优选地，所述触发写入单元包括第四晶体管，所述第四晶体管的第一端作为所述触发写入单元的第一端，所述第四晶体管的第二端作为所述触发写入单元的第二端，所述第四晶体管的控制端作为所述触发写入单元的控制端；所述时钟引入单元包括第五晶体管，所述第五晶体管的第一端作为所述时钟引入单元的第一端，所述第五晶体管的第二端作为所述时钟引入单元的第二端，所述第五晶体管的控制端作为所述时钟引入单元的控制端；所述电压控制单元包括第六晶体管，所述第六晶体管的第一端作为所述电压控制单元的第一端，所述第六晶体管的第二端作为所述电压控制单元的第二端，所述第六晶体管的控制端作为所述电压控制单元的控制端；所述第一耦合单元包括第一电容，所述第一电容的第一端作为所述第一耦合单元的第一端，所述第一电容的第二端作为所述第一耦合单元的第二端。

27、可选地，所述移位寄存器还包括第一反馈单元和第二反馈单元；

28、所述第一反馈单元的控制端与所述第一节点电连接，所述第一反馈单元的第一端接入所述第一电压信号，所述第一反馈单元的第二端与所述第二节点电连接；

29、所述第二反馈单元的控制端与所述第二节点电连接，所述第二反馈单元的第一端接入所述第一电压信号，所述第二反馈单元的第二端与所述第一节点电连接；

30、优选地，所述第一反馈单元包括第七晶体管，所述第七晶体管的第一端作为所述第一反馈单元的第一端，所述第七晶体管的第二端作为所述第一反馈单元的第二端，所述第七晶体管的控制端作为所述第一反馈单元的控制端；所述第二反馈单元包括第八晶体管，所述第八晶体管的第一端作为所述第二反馈单元的第一端，所述第八晶体管的第二端作为所述第二反馈单元的第二端，所述第八晶体管的控制端作为所述第二反馈单元的控制端。

31、可选地，所述第一时钟信号和所述第二时钟信号在保持帧的电压值为所述第一电压信号。

32、根据本发明的另一方面，提供了一种栅极驱动电路，所述栅极驱动电路包括级联的多个如上所述的移位寄存器。

33、本发明实施例的技术方案，采用的移位寄存器包括至少一个第一输出调节模块、节点控制模块和第二输出调节模块；第一输出调节模块用于在写入帧根据第一节点的电位控制第一输出调节模块的输出端输出第一电压信号，以及根据第二节点的电位控制第一输出调节模块的输出端输出第一时钟信号；节点控制模块，节点控制模块用于根据第二时钟信号以及触发信号控制第一节点及第二节点的电位；第二输出调节模块，第二输出调节模块与第一输出调节模块电连接，第二输出调节模块用于在保持帧将第一电压信号传输至移位寄存器的输出端；其中，每个第一输出调节模块的输出端对应移位寄存器的一个输出端。通过在保持帧向移位寄存器的输出端输入第一电压信号，使得移位寄存器的输出端的电平更加偏向第一电压信号对应的电平，即使将第一时钟信号和第二时钟信号均设置为第一电压信号，也不会使得移位寄存器的输出端输出第一电压信号逻辑相反的电平，因而既可以降低移位寄存器的功耗，又不会造成显示面板的闪屏。

34、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。