字线驱动器及存储装置的制作方法

本公开实施例涉及半导体，特别涉及一种字线驱动器及存储装置。

背景技术：

1、存储器是一种常见的半导体结构，随着半导体结构尺寸的连续缩小，使得芯片上可以并入更多数量的存储器，从而有助于产品容量的增加。在动态随机存取存储器(dynamic random access memory，dram)中，需要通过使用字线和位线向/从存储器单元中写入/读取数据，并基于施加到字线的电压来操作。

2、随着dram容量的增大，连接到一个字线的存储器单元的数量增加，并且字线之间的距离缩小，可能发生速度延迟问题。为了改善字线电压的延迟，可以将一个字线划分成多个子字线并通过使用子字线驱动器(sub word-line driver，swd)驱动每个子字线。

3、然而，目前的字线驱动器存在版图面积较大且驱动能力不佳的问题。

技术实现思路

1、本公开实施例提供一种字线驱动器及存储装置，至少有利于提高字线驱动器的驱动能量。

2、本公开实施例提供一种字线驱动器，包括：包括nmos区和pmos区的基底；pmos区包括多个沿第一方向延伸的第一有源区，第一有源区包括第一沟道区以及分别位于第一沟道区相对两侧的第一源区和第一漏区；nmos区与pmos区沿第二方向排布，包括多个沿第一方向延伸的第二有源区，第二有源区包括第二沟道区以及分别位于第二沟道区相对两侧的第二源区和第二漏区，第二有源区还包括第三沟道区以及分别位于第三沟道区相对两侧的第三源区和第三漏区；第一栅极，第一栅极与主字线电连接，第一栅极、第一源区以及第一漏区构成上拉晶体管，第一栅极、第二源区以及第二漏区构成下拉晶体管，上拉晶体管与下拉晶体管与同一子字线电连接，第一有源区对应的第一栅极的延伸方向相较于第一方向倾斜；多个第二栅极，每一第二栅极覆盖相应的一第三沟道区，第二栅极、第三源区以及第三漏区构成保持晶体管；同一保持晶体管的第三漏区与一下拉晶体管的第二漏区电连接，第三源区与另一下拉晶体管的第二漏区电连接。

3、在一些实施例中，每一第一栅极沿第二方向延伸并覆盖多个第一沟道区以及多个第二沟道区，一上拉晶体管的第一漏区与一下拉晶体管的第一漏区电连接，并与相应的子字线电连接。

4、在一些实施例中，pmos区位于nmos区的一侧。

5、在一些实施例中，nmos区包括分别位于pmos区相对两侧的第一nmos区和第二nmos区。

6、在一些实施例中，第三沟道区位于第二源区或者第二漏区沿第二方向的一侧；保持晶体管的第三漏区与一下拉晶体管的第二漏区共用，保持晶体管的第三源区与另一下拉晶体管的第二漏区共用。

7、在一些实施例中，还包括：第一接触结构，第一接触结构电连接第一源区或者第一漏区，且至少部分数量的第一接触结构在基底表面的正投影的延伸方向相较于第一方向倾斜。

8、在一些实施例中，靠近第一有源区边缘的第一接触结构在基底表面的正投影为三角形；且第一接触结构朝向第一栅极的边界在基底表面正投影的延伸方向相较于第一方向倾斜。

9、在一些实施例中，第二有源区对应的第一栅极的延伸方向相较于第一方向倾斜。

10、在一些实施例中，在沿第一方向上，第二有源区的长度大于第一有源区的长度；第二有源区对应的第一栅极的延伸方向相较于第一方向倾斜的角度为第一角度，第一有源区对应的第一栅极的延伸方向相较于第一方向倾斜的角度为第二角度，第一角度小于第二角度。

11、在一些实施例中，还包括：第二接触结构，第二接触结构用于电连接第二源区、第二漏区、第三源区或者第三漏区；且第二接触结构在基底表面的正投影的延伸方向相较于第一方向倾斜。

12、在一些实施例中，第二接触结构在基底表面的正投影的部分区域还位于第二有源区的外侧。

13、在一些实施例中，还包括：第三接触结构，第三接触结构用于电连接相邻的第二有源区。

14、在一些实施例中，同一第一栅极对应的一下拉晶体管的第二漏区与保持晶体管的第三漏区共用，同一第一栅极对应的另一下拉晶体管的第二漏区与同一保持晶体管的第三源区共用。

15、在一些实施例中，一第一栅极对应的一下拉晶体管的第二漏区与保持晶体管的第三漏区共用，另一第一栅极对应的一下拉晶体管的第二漏区与同一保持晶体管的第三源区共用。

16、在一些实施例中，第二栅极位于相邻的第一栅极之间。

17、在一些实施例中，保持晶体管包括：第一晶体管和第二晶体管；与同一第一晶体管电连接的两个下拉晶体管共用第一栅极；同一第二晶体管的第三漏区与一下拉晶体管的第二漏区电连接，第三源区与另一下拉晶体管的第二漏区电连接，与同一第二晶体管电连接的两个下拉晶体管对应两个第一栅极。

18、在一些实施例中，nmos区包括：第一nmos区和第二nmos区，分别位于pmos区相对两侧；其中，第一晶体管位于第一nmos区；第二晶体管位于第二nmos区；部分数量的下拉晶体管位于第一nmos区，其余部分数量的下拉晶体管位于第二nmos区。

19、在一些实施例中，每一第一栅极包括：至少两个在沿第一方向上间隔排布的延伸部，每一延伸部覆盖多个第一沟道区以及多个第二沟道区，且相较于第一方向倾斜；连接部，连接在沿第一方向上相邻排布的延伸部。

20、在一些实施例中，每一第一栅极覆盖4×n个第一沟道区以及4×n个第二沟道区，每一第一栅极构成的上拉晶体管与下拉晶体管与2×n个保持晶体管电连接；其中，n为大于等于1的正整数。

21、相应地，本公开实施例还提供一种存储装置，包括：存储单元阵列，包括连接到多条子字线和多条位线的多个存储单元；上述任一项提供的字线驱动器。

22、本公开实施例提供的技术方案具有以下优点：

23、本公开实施例提供的字线驱动器的技术方案中，包括：第一有源区，第一有源区包括第一沟道区、第一源区以及第一漏区，第一栅极与主字线电连接，且第一栅极、第一源区以及第一漏区构成上拉晶体管，第一栅极、第二源区以及第二漏区构成下拉晶体管，上拉晶体管以及下拉晶体管与同一子字线电连接，如此，使得上拉晶体管以及下拉晶体管可以分别通过第一漏区将驱动信号传输至子字线，从而控制子字线的驱动以及关闭。还包括：第二栅极，第二栅极覆盖第三沟道区，并与第三源区以及第三漏区构成保持晶体管，保持晶体管的第三漏区以及第三源区分别与两个不同的下拉晶体管的第二漏区电连接，即两个下拉晶体管共用同一保持晶体管，如此，使得在驱动与其中一下拉晶体管相连的一个子字线的同时，保持晶体管可以控制与另一下拉晶体管保持晶体管相连的子字线为未被选择的状态，实现在保持字线驱动器的性能不变的情况下，减小保持晶体管所占用的面积，从而可以减小字线驱动器的版图面积。此外，设置第一有源区对应的第一栅极的延伸方向相较于第一有源区的延伸方向倾斜，使得第一有源区中的第一栅极具有较大的尺寸，相当于增加上拉晶体管的沟道尺寸，从而可以提高第一栅极对上拉晶体管的驱动能力。

技术特征：

1.一种字线驱动器，其特征在于，包括：

2.如权利要求1所述的字线驱动器，其特征在于，每一所述第一栅极沿所述第二方向延伸并覆盖多个所述第一沟道区以及多个第二沟道区，一所述上拉晶体管的所述第一漏区与一所述下拉晶体管的所述第一漏区电连接，并与相应的所述子字线电连接。

3.如权利要求1所述的字线驱动器，其特征在于，所述pmos区位于所述nmos区的一侧。

4.如权利要求1所述的字线驱动器，其特征在于，所述nmos区包括分别位于所述pmos区相对两侧的第一nmos区和第二nmos区。

5.如权利要求4所述的字线驱动器，其特征在于，所述第三沟道区位于所述第二源区或者所述第二漏区沿所述第二方向的一侧；所述保持晶体管的所述第三漏区与一所述下拉晶体管的所述第二漏区共用，所述保持晶体管的所述第三源区与另一所述下拉晶体管的所述第二漏区共用。

6.如权利要求1所述的字线驱动器，其特征在于，还包括：第一接触结构，所述第一接触结构电连接所述第一源区或者所述第一漏区，且至少部分数量的所述第一接触结构在所述基底表面的正投影的延伸方向相较于所述第一方向倾斜。

7.如权利要求6所述的字线驱动器，其特征在于，靠近所述第一有源区边缘的所述第一接触结构在所述基底表面的正投影为三角形；且所述第一接触结构朝向所述第一栅极的边界在所述基底表面正投影的延伸方向相较于所述第一方向倾斜。

8.如权利要求1所述的字线驱动器，其特征在于，所述第二有源区对应的所述第一栅极的延伸方向相较于所述第一方向倾斜。

9.如权利要求8所述的字线驱动器，其特征在于，在沿所述第一方向上，所述第二有源区的长度大于所述第一有源区的长度；所述第二有源区对应的所述第一栅极的延伸方向相较于所述第一方向倾斜的角度为第一角度，所述第一有源区对应的所述第一栅极的延伸方向相较于所述第一方向倾斜的角度为第二角度，所述第一角度小于所述第二角度。

10.如权利要求8所述的字线驱动器，其特征在于，还包括：第二接触结构，所述第二接触结构用于电连接所述第二源区、所述第二漏区、所述第三源区或者所述第三漏区；且所述第二接触结构在所述基底表面的正投影的延伸方向相较于所述第一方向倾斜。

11.如权利要求10所述的字线驱动器，其特征在于，所述第二接触结构在所述基底表面的正投影的部分区域还位于所述第二有源区的外侧。

12.如权利要求1所述的字线驱动器，其特征在于，还包括：第三接触结构，所述第三接触结构用于电连接相邻的所述第二有源区。

13.如权利要求1所述的字线驱动器，其特征在于，同一所述第一栅极对应的一所述下拉晶体管的所述第二漏区与所述保持晶体管的所述第三漏区共用，同一所述第一栅极对应的另一所述下拉晶体管的所述第二漏区与同一所述保持晶体管的所述第三源区共用。

14.如权利要求1所述的字线驱动器，其特征在于，一所述第一栅极对应的一所述下拉晶体管的所述第二漏区与所述保持晶体管的所述第三漏区共用，另一所述第一栅极对应的一所述下拉晶体管的所述第二漏区与同一所述保持晶体管的所述第三源区共用。

15.如权利要求14所述的字线驱动器，其特征在于，所述第二栅极位于相邻的所述第一栅极之间。

16.如权利要求1所述的字线驱动器，其特征在于，所述保持晶体管包括：第一晶体管和第二晶体管；与同一所述第一晶体管电连接的两个所述下拉晶体管共用所述第一栅极；同一所述第二晶体管的所述第三漏区与一所述下拉晶体管的所述第二漏区电连接，所述第三源区与另一所述下拉晶体管的所述第二漏区电连接，与同一所述第二晶体管电连接的两个所述下拉晶体管对应两个所述第一栅极。

17.如权利要求16所述的字线驱动器，其特征在于，所述nmos区包括：

18.如权利要求1所述的字线驱动器，其特征在于，每一所述第一栅极包括：

19.如权利要求1所述的字线驱动器，其特征在于，每一所述第一栅极覆盖4×n个所述第一沟道区以及4×n个所述第二沟道区，每一所述第一栅极构成的所述上拉晶体管与所述下拉晶体管与2×n个所述保持晶体管电连接；其中，n为大于等于1的正整数。

20.一种存储装置，其特征在于，包括：

技术总结本公开实施例涉及一种字线驱动器及存储装置，字线驱动器包括：PMOS区，包括沿第一方向延伸的第一有源区，第一有源区包括第一沟道区、第一源区、第一漏区；NMOS区，包括第二有源区，第二有源区包括第二沟道区、第二源区、第二漏区、第三沟道区、第三源区、第三漏区；第一栅极，与第一源区、第一漏区构成上拉晶体管，第一栅极、第二源区、第二漏区构成下拉晶体管，上拉晶体管以及下拉晶体管与同一子字线电连接，第一有源区对应的第一栅极的延伸方向相较于第一方向倾斜；覆盖第三沟道区的第二栅极，第二栅极、第三源区、第三漏区构成保持晶体管；一保持晶体管的第三漏区与一下拉晶体管电连接，第三源区与另一下拉晶体管电连接。技术研发人员：王路广受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/1/15