一种刷新控制电路及其方法、存储器与流程

本公开涉及半导体存储器，尤其涉及一种刷新控制电路及其方法、存储器。

背景技术：

1、行锤击(row hammer)是一种针对动态随机存取存储器的数据攻击方式，通过短时间内频繁刷新某一字线(下称锤击行)从而引起相邻字线(下称受害行)的数据丢失。目前，在检测到行锤击发生时，需要对受害行进行刷新操作以恢复受到影响的数据，也被称为锤击刷新操作。然而，锤击刷新操作需要借助于常规刷新操作的过程实现，导致一些无关的字线也会在锤击刷新过程中被额外刷新，造成资源浪费，降低了存储器的性能。

技术实现思路

1、本公开提供了一种刷新控制电路及其方法、存储器，能够减少锤击刷新操作中无关字线的刷新数量，降低刷新电流和功耗。

2、本公开的技术方案是这样实现的：

3、第一方面，本公开实施例提供了一种刷新控制电路，所述刷新控制电路与存储阵列连接，所述刷新控制电路包括：

4、地址输出模块，配置为输出待刷新地址信号，且所述待刷新地址信号包括块地址信号和行地址信号；

5、块译码模块，配置为接收所述块地址信号，在所述存储阵列未遭受行锤击的情况下，对所述块地址信号进行译码处理，输出第一块选择信号；或者，在所述存储阵列遭受行锤击的情况下，对所述块地址信号进行译码处理，输出第二块选择信号；其中，所述第一块选择信号用于在所述存储阵列选中多个数据块，所述第二块选择信号用于在所述存储阵列选中一个数据块；

6、行译码模块，配置为接收所述行地址信号，对所述行地址信号进行译码处理，输出行选择信号，且所述行选择信号用于在被选中的数据块中选定目标刷新字线。

7、在一些实施例中，所述块译码模块包括：预处理模块，配置为接收第一行锤信号、刷新指示信号和所述块地址信号；在所述第一行锤信号无效的情况下，基于所述刷新指示信号对所述块地址信号进行第一预处理，得到块预选信号；或者，在所述第一行锤信号有效的情况下，基于所述块地址信号进行第二预处理，得到所述块预选信号；译码处理模块，配置为接收所述块预选信号，对所述块预选信号进行译码处理，得到所述第一块选择信号或者所述第二块选择信号；其中，在所述存储阵列未遭受行锤击的情况下，所述第一行锤信号无效；在所述存储阵列遭受行锤击的情况下，所述第一行锤信号有效。

8、在一些实施例中，所述块地址信号包括第一类信号和第二类信号，所述块预选信号包括第一信号对和第二信号对；所述预处理模块包括：第一处理模块，配置为接收所述第一类信号，对所述第一类信号进行逻辑处理，输出所述第一信号对；其中，所述第一信号对包括第一类信号和第一类信号的反相信号，且所述第一类信号和所述第一类信号的反相信号的电平状态相反；第二处理模块，配置为接收所述第一行锤信号、所述刷新指示信号和所述第二类信号，基于所述第一行锤信号和所述刷新指示信号，对所述第二类信号进行所述第一预处理或所述第二预处理，输出所述第二信号对；其中，所述第二信号对包括第二类信号和第二类信号的反相信号；在所述第一行锤信号有效的情况下，所述第二类信号和所述第二类信号的反相信号的电平状态相反；在所述第一行锤信号无效且所述刷新指示信号有效的情况下，所述第二类信号和第二类信号的反相信号的电平信号均被置为高电平状态。

9、在一些实施例中，所述第一处理模块包括第一非门，所述第一非门的输入端接收所述第一类信号，所述第一非门的输出端输出所述第一类信号的反相信号。

10、在一些实施例中，所述第二处理模块包括：使能模块，配置为接收第一行锤信号和所述刷新指示信号，输出运算控制信号；其中，在所述第一行锤信号无效且所述刷新指示信号有效的情况下，所述运算控制信号有效；在所述第一行锤信号有效的情况下，所述运算控制信号无效；逻辑模块，配置为接收所述运算控制信号和所述第二类信号；在所述运算控制信号有效的情况下，对所述第二类信号进行所述第一预处理，输出所述第二信号对；在所述运算控制信号无效的情况下，对所述第二类信号进行所述第二预处理，输出所述第二信号对。

11、在一些实施例中，所述使能模块包括第二非门、第一与非门和第三非门；其中，所述第二非门的输入端接收所述第一行锤信号，所述第一与非门的第一输入端与所述第二非门的输出端连接，所述第一与非门的第二输入端接收所述刷新指示信号，所述第一与非门的输出端与所述第三非门的输入端连接，所述第三非门的输出端用于输出所述运算控制信号。

12、在一些实施例中，所述逻辑模块包括第四非门、第二与非门、第五非门、第三与非门；其中，所述第四非门接收所述运算控制信号，所述第二与非门的第一输入端与所述第四非门的输出端连接，所述第二与非门的第二输入端接收所述第二类信号，所述第二与非门的输出端用于输出所述第二类信号的反相信号；所述第五非门的输入端接收所述第二类信号，所述第三与非门的第一输入端与所述第四非门的输出端连接，所述第三与非门的第二输入端与所述第五非门的输出端连接，所述第三与非门的输出端用于输出新的第二类信号。

13、在一些实施例中，所述第一块选择信号和所述第二块选择信号均包括多个块选择子信号；在所述第一块选择信号中，多个所述块选择子信号处于有效状态，其余的所述块选择子信号处于无效状态，以在所述存储阵列选中多个数据块；在所述第二块选择信号中，一个所述块选择子信号处于有效状态，其余的所述块选择子信号处于无效状态，以在所述存储阵列选中一个数据块。

14、在一些实施例中，所述译码处理模块包括多个译码子模块；所述译码子模块，配置为接收所述块预选信号中的部分信号，对所接收的信号进行逻辑运算，输出其中一个所述块选择子信号；不同所述译码子模块接收的信号不同；其中，在逻辑运算结果为预设值的情况下，所述译码子模块输出的块选择子信号处于有效状态。

15、在一些实施例中，所述地址输出模块，具体配置为接收常规刷新地址信号和激活地址信号；在所述存储阵列未遭受行锤击的情况下，将所述常规刷新地址信号输出为所述待刷新地址信号；或者，在所述存储阵列遭受行锤击的情况下，基于所述激活地址信号，输出所述待刷新地址信号。

16、在一些实施例中，所述地址输出模块包括：控制模块，配置为接收所述激活地址信号、第二行锤信号和第一控制信号；在所述第二行锤信号有效的情况下，基于所述第一控制信号对所述激活地址信号进行计算处理，输出受害地址信号；选择模块，配置为接收所述常规刷新地址信号、所述受害地址信号和第二控制信号；在所述第二控制信号处于第一状态的情况下，将所述常规刷新地址信号输出为所述待刷新地址信号；或者，在所述第二控制信号处于第二状态的情况下，将所述受害地址信号输出为所述待刷新地址信号；其中，所述第二行锤信号表征所述存储阵列遭受行锤击。

17、在一些实施例中，所述控制模块包括锁存器和计算模块；其中，所述锁存器的输入端接收所述激活地址信号，所述锁存器的时钟端接收所述第二行锤信号，所述锁存器的输出端与所述计算模块的输入端连接，所述计算模块的控制端接收所述第一控制信号；所述选择模块的第一输入端接收所述常规刷新地址信号，所述选择模块的第二输入端与所述计算模块的输出端连接，所述选择模块的控制端与所述第二控制信号连接，所述选择模块的输出端用于输出所述待刷新地址信号。

18、第二方面，本公开实施例提供了一种刷新方法，应用于刷新控制电路，且所述刷新控制电路与存储阵列连接，所述方法包括：

19、确定待刷新地址信号，且所述待刷新地址信号包括块地址信号和行地址信号；

20、在所述存储阵列未遭受行锤击的情况下，对所述块地址信号进行译码处理，得到第一块选择信号；在所述存储阵列遭受行锤击的情况下，对所述块地址信号进行译码处理，得到第二块选择信号；其中，所述第一块选择信号用于在所述存储阵列选中多个数据块，所述第二块选择信号用于在所述存储阵列选中一个数据块；

21、对所述行地址信号进行译码处理，得到行选择信号，且所述行选择信号用于在被选中的数据块中选定目标刷新字线；

22、对所述目标刷新字线进行刷新处理。

23、第三方面，本公开实施例提供了一种存储器，所述存储器包括如第一方面所述的刷新控制电路和存储阵列，且所述刷新控制电路与所述存储阵列连接。

24、本公开实施例提供了一种刷新控制电路及其方法、存储器，通过减少锤击刷新操作中无关字线的刷新数量，能够降低刷新电流和刷新功耗，进而提高存储器的性能。