移位寄存器单元、栅极驱动电路及显示装置的制作方法

本发明涉及显示，具体涉及一种移位寄存器单元、栅极驱动电路及显示装置。

背景技术：

1、显示装置中一般包括具有像素阵列的显示面板，以及对显示面板的显示进行控制的栅极驱动电路(也称行驱动电路)和源极驱动电路(也称为列驱动电路，source driver)。在工作时，显示面板采用逐行扫描的显示方式，其中栅极驱动电路用于产生扫描信号，使每一行像素依次导通，而源极驱动电路用于在一行像素导通时向其提供数据信号实现像素的显示。

2、栅极驱动电路中包括移位寄存器，该移位寄存器中包括多个级联的移位寄存器单元，其中每一级的移位寄存器单元通常主要由数个晶体管构成，通过向电路输入时钟信号ckv以及输入信号stv/in(也就是起始脉冲信号)，在输出端输出电平信号(也就是gout信号)。

3、移位寄存器单元中包括多个晶体管，当生产制程中如老化测试等造成器件的阈值电压vth偏移，可能导致移位寄存单元的输出信号异常，从而使显示面板显示异常。例如中国专利cn105989797a申请中公开了一种移位寄存器单元，图1示出了中国专利cn105989797a申请中公开的移位寄存器单元的电路示意图。如图1所示，第六节点n6’点为低电位时第三晶体管m3导通，高电平信号vdd’会通过第三晶体管m3传输至第一节点n1’，而当第一节点n1’为高电平时，第七晶体管m7关闭；当第七晶体管m7需要导通时，需更新第一节点n1’的电位至低电平；但当第三晶体管m3阈值电压vth发生偏移时，第三晶体管m3不能及时关闭，则高电平信号vdd’依然通过第三晶体管m3传输至第一节点n1’，使第一节点n1’的电位不能及时更新，则会导致第七晶体管m7不能及时导通，使移位寄存器单元的输出信号异常。需解决移位寄存器单元中第三晶体管m3和第七晶体管m7的牵制导致节点电位不能及时更新，从而导致移位寄存器单元的输出信号异常问题。

技术实现思路

1、针对现有技术中的问题，本发明的目的在于提供一种移位寄存器单元、栅极驱动电路及显示装置，本发明提供的移位寄存单元中各节点的电位更新不受其他节点电位的影响牵制，可保证移位寄存器单元输出信号波形的正确有效，从而使显示装置的正常显示。

2、本发明实施例提供了一种移位寄存器单元，包括：

3、输入模块，用于响应于第二时钟信号，以将所述移位寄存器单元的输入端的输入信号传输至第一节点；以及用于响应于以及第一时钟信号与第四节点的信号，以将第二电压信号传输至第一节点；

4、第一控制模块，用于响应于第一时钟信号，以将第一电压信号传输至第二节点；以及用于响应于所述输入信号，以将所述第一时钟信号传输至所述第二节点；

5、第二控制模块，用于响应于所述第二节点的信号，以将所述第二时钟信号传输至第三节点；以及用于响应于所述第二时钟信号，以将所述第二时钟信号传输至所述第三节点及所述第四节点；

6、第三控制模块，用于响应于所述第一节点的信号，以将第二电压信号传输至所述第四节点；

7、第一输出模块，用于响应于所述第四节点的信号，以将所述第二电压信号传输至所述移位寄存器单元的输出端；

8、第二输出模块，用于响应于所述第一节点的电位，以将第一电压信号传输至所述输出端；

9、第一电容，连接于所述第一节点和第一时钟信号引线之间；

10、第二电容，连接于所述第二节点和所述第三节点之间；

11、第三电容，连接于所述第四节点和第二电压信号引线之间。

12、在一些实施例中，所述输入模块包括第一晶体管，所述第一晶体管的控制端与第二时钟信号引线电连接，所述第一晶体管的第一端与所述输入端电连接，所述第一晶体管的第二端与所述第一节点电连接。

13、在一些实施例中，所述输入模块还包括第二晶体管和第三晶体管，所述第二晶体管的控制端与所述第一时钟信号引线电连接，所述第二晶体管的第一端与所述第二电压信号引线电连接，所述第二晶体管的第二端与所述第三晶体管的第一端电连接；

14、所述第三晶体管的控制端与所述第四节点电连接，所述第三晶体管的第二端与所述第一节点电连接。

15、在一些实施例中，所述第一控制模块包括第四晶体管，所述第四晶体管的控制端与所述第一时钟信号引线电连接，所述第四晶体管的第一端与第一电压信号引线连接，所述第四晶体管的第二端与所述第二节点电连接。

16、在一些实施例中，所述第一控制模块还包括第五晶体管，所述第五晶体管的控制端与所述输入端电连接，所述第五晶体管的第一端与所述第一时钟信号引线电连接，所述第五晶体管的第二端与所述第二节点电连接。

17、在一些实施例中，所述第一控制模块还包括第六晶体管，所述第六晶体管的控制端与所述第二节点电连接，所述第六晶体管的第一端与所述第二时钟信号引线电连接，所述第六晶体管的第二端与所述第三节点电连接。

18、在一些实施例中，所述第二控制模块包括第七晶体管，所述第七晶体管的控制端与所述第二时钟信号引线电连接，所述第七晶体管的第一端与所述第三节点电连接，所述第七晶体管的第二端与所述第四节点电连接。

19、在一些实施例中，所述第三控制模块包括第八晶体管，所述第八晶体管的控制端与所述第一节点电连接，所述第八晶体管的第一端与所述第二电压信号引线电连接，所述第八晶体管的第二端与所述第四节点电连接。

20、在一些实施例中，所述输入模块还包括第九晶体管，所述第九晶体管的控制端与所述第一电压信号引线电连接，所述第九晶体管的第一端与所述第一晶体管的第二端及所述第三晶体管的第二端电连接，所述第九晶体管的第二端与所述第一节点电连接。

21、在一些实施例中，所述第一输出模块包括第十晶体管，所述第十晶体管的控制端与所述第四节点电连接，所述第十晶体管的第一端与所述第二电压信号引线电连接，所述第十晶体管的第二端与所述输出端电连接；

22、所述第二输出模块包括第十一晶体管，所述第十一晶体管的控制端与所述第一节点电连接，所述第十一晶体管的第一端与第一电压信号引线电连接，所述第十一晶体管的第二端与所述输出端电连接。

23、本发明实施例还提供了一种栅极驱动电路，包括如上所述的移位寄存器单元。

24、在一些实施例中，多个所述移位寄存器单元以级联的方式电连接，其中，第一级移位寄存器单元的输入信号连接起始脉冲信号，除最后一级移位寄存器外，其余每一级移位寄存器单元的输出信号端均连接至下一级移位寄存器单元内的输入端。

25、本发明实施例还提供了一种显示装置，包括如上所述的栅极驱动电路。

26、本发明所提供的移位寄存器单元、栅极驱动电路及显示装置具有如下优点：

27、所述移位寄存器单元包括输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块、第二输出模块、第一电容、第二电容和第三电容，其中，输入模块控制第一节点的电位，第一控制模块控制第二节点的电位，第三控制模块控制第三节点和第四节点的电位，第三控制模块控制所述第四节点的电位，第一电容，连接于第一节点和第一时钟信号引线之间；第二电容，连接于第二节点和第三节点之间；第三电容，连接于第四节点和第二电压信号引线之间。本发明提供的移位寄存单元中各节点的电位更新无互相牵制，可保证移位寄存器单元输出信号波形的正确有效，从而使显示装置的正常显示。