移位寄存器和存储器的制作方法

本发明属于集成电路领域，尤其涉及一种移位寄存器和存储器。

背景技术：

1、在存储芯片中，一次性可编程（otp）器件被广泛用来存储冗余单元信息，测试信号信息，芯片配置信息等；移位寄存器则广泛应用于上电时otp信息的传输和存储。移位寄存器通常是一种由触发器构成的时序逻辑电路，能够存储和传输数据。时钟信号每翻转一次，可实现存储信息整体移一位，从而增加一比特信息存入移位寄存器中。

2、然而，随着芯片容量的增加，otp的容量也不断增加，移位寄存器的功耗也不断增加。

3、因此，如何优化移位寄存器，以减少移位寄存器的功耗，提高移位寄存器的性能，是亟待解决的问题。

技术实现思路

1、本发明是为解决上述现有技术的全部或部分问题，提供了一种移位寄存器，减少了时钟的翻转，降低了功耗。

2、本发明实施例提供了一种移位寄存器，包括：

3、触发器组，所述触发器组包括顺次连接的第一触发器组和第二触发器组，每一触发器组内的一个或多个触发器共用时钟信号；所述第一触发器组包括第一触发器链，所述第一触发器链沿第一方向延伸，所述第一触发器链包括多个顺次连接的触发器，第一触发器组的时钟输入端输入第一时钟信号；所述第二触发器组包括多个第二触发器链，所述第二触发器链沿第二方向延伸，每一所述第二触发器链分别与所述第一触发器链中的触发器连接，第二触发器组的时钟输入端输入第二时钟信号；其中，第二时钟信号的边沿数量小于或等于第一时钟信号的边沿数量。

4、在一些实施例中，所述第一触发器链包括m个触发器；所述第二触发器链包括k个触发器；所述移位寄存器传输数据的位数小于或等于m乘以k，其中，m和k为正整数。

5、在一些实施例中，所述第二时钟信号为第一时钟信号的m分频。

6、在一些实施例中，第一触发器链的触发器的个数m和第二触发器链的触发器的个数k满足如下条件：

7、

8、在一些实施例中，所述第二触发器链包括2个触发器。如此，使得上升沿的数量达到最少。

9、在一些实施例中，所述触发器组还包括第三触发器组；所述第三触发器组内的多个触发器分别与所述第二触发器组中的多个触发器一一连接。如此，将传输的数据转移至第三触发器组中，且数据均位于同一时刻，便于数据的后续处理。

10、在一些实施例中，第三触发器组的时钟信号输入端输入第三时钟信号；所述第三时钟信号为所述第二时钟信号的（m*k）分频。

11、在一些实施例中，第一触发器链的触发器的个数m和第二触发器链的触发器的个数k满足如下条件：

12、

13、本发明还提供了一种存储器，包括上面所述的任意一种移位寄存器。

14、与现有技术相比，本发明的主要有益效果：

15、本发明提供的移位寄存器和存储器，通过将触发器分组，将两个触发器组顺次连接，每一触发器组内的多个触发器共用时钟信号，不同触发器组的时钟信号的边沿数量可以不同，第二触发器组的时钟信号的边沿数量小于或等于第一触发器组的时钟信号的边沿数量，从而有效减少了时钟翻转的次数，降低了功耗，提高了寄存器性能。

技术特征：

1.一种移位寄存器，其特征在于，包括：

2.根据权利要求1所述的移位寄存器，其特征在于，

3.根据权利要求2所述的移位寄存器，其特征在于，

4.根据权利要求3所述的移位寄存器，其特征在于，

5.根据权利要求4所述的移位寄存器，其特征在于，所述第二触发器链包括2个触发器。

6.根据权利要求4所述的移位寄存器，其特征在于，

7.根据权利要求6所述的移位寄存器，其特征在于，

8.根据权利要求6所述的移位寄存器，其特征在于，

9.一种存储器，其特征在于，包括如权利要求1-8任一项所述的移位寄存器。

技术总结本发明提供了一种移位寄存器和存储器，其中，所述移位寄存器包括：触发器组，所述触发器组包括顺次连接的第一触发器组和第二触发器组，每一触发器组内的一个或多个触发器共用时钟信号；所述第一触发器组包括第一触发器链，所述第一触发器链沿第一方向延伸，所述第一触发器链包括多个顺次连接的触发器，第一触发器组的时钟输入端输入第一时钟信号；所述第二触发器组包括多个第二触发器链，所述第二触发器链沿第二方向延伸，每一所述第二触发器链分别与所述第一触发器链中的触发器连接，第二触发器组的时钟输入端输入第二时钟信号；其中，第二时钟信号的边沿数量小于或等于第一时钟信号的边沿数量。本发明有效减少了时钟的翻转次数，降低了功耗。技术研发人员：俞剑,吴妤绮受保护的技术使用者：浙江力积存储科技有限公司技术研发日：技术公布日：2024/1/15