移位寄存器单元及其驱动方法、栅极驱动电路、显示装置与流程

本公开涉及显示，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。

背景技术：

1、栅极驱动电路，也称阵列基板行驱动(gate drive on array，goa)电路通常包括级联的多个goa单元(也称移位寄存器单元)。多个goa单元与显示装置中的多行像素耦接，以对多行像素进行扫描驱动，使得显示装置显示图像。

2、相关技术中，goa单元一般包括：输入电路和输出电路。输入电路分别与多个输入信号端和控制节点耦接，并用于基于多个输入信号端提供的信号，控制该控制节点的电位。输出电路分别与该控制节点和输出端耦接，并用于基于该控制节点的电位，向输出端传输输出信号。其中，输出信号一般包括来自时钟端提供的时钟信号和电源端提供的电源信号。

3、但是，在时钟信号跳变时，受输出电路中晶体管的寄生电容影响，会不可避免的影响控制节点的电位，造成输出电路无法可靠向输出端传输输出信号。

技术实现思路

1、提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，可以解决相关技术中移位寄存器单元包括的输出电路无法可靠向输出端传输输出信号的问题。所述技术方案如下：

2、一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

3、输入电路，分别与第一时钟端、第一电源端、起始信号端、第一节点和第二节点耦接，用于响应于所述第一时钟端提供的第一时钟信号，控制所述起始信号端与所述第一节点的通断，且控制所述第一电源端与所述第二节点的通断；

4、输出控制电路，分别与所述第一节点、所述第二节点、所述第一时钟端、第二时钟端和第三节点耦接，用于响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点的通断，且控制所述第二时钟端与所述第三节点的通断；

5、输出电路，分别与所述第一节点、所述第二节点、所述第三节点、第二电源端和输出端耦接，用于响应于所述第一节点的电位，控制所述第三节点与所述输出端的通断，以及用于响应于所述第二节点的电位，控制所述第二电源端与所述输出端的通断。

6、可选的，所述输出控制电路包括：

7、第一控制子电路，分别与所述第一节点、所述第一时钟端和所述第二节点耦接，用于响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点的通断；

8、第二控制子电路，分别与所述第一节点、所述第二时钟端和所述第三节点耦接，用于响应于所述第一节点的电位，控制所述第二时钟端与所述第三节点的通断。

9、可选的，所述第一控制子电路包括：第一晶体管；所述第二控制子电路包括：第二晶体管；

10、所述第一晶体管的栅极与所述第一节点耦接，所述第一晶体管的第一极与所述第一时钟端耦接，所述第一晶体管的第二极与所述第二节点耦接；

11、所述第二晶体管的栅极与所述第一节点耦接，所述第二晶体管的第一极与所述第二时钟端耦接，所述第二晶体管的第二极与所述第三节点耦接。

12、可选的，所述第一晶体管和第二晶体管中的任一晶体管包括：双栅晶体管。

13、可选的，所述第一节点包括：第一子节点和第二子节点；所述移位寄存器单元还包括：

14、稳压电路，分别与第三电源端、所述第一子节点和所述第二子节点耦接，并用于响应于所述第三电源端提供的第三电源信号，控制所述第一子节点与所述第二子节点导通；

15、并且，所述输入电路与所述第一节点包括的第一子节点耦接，用于响应于所述第一时钟信号，控制所述起始信号端与所述第一子节点的通断；

16、所述输出电路与所述第一节点包括的第二子节点耦接，用于响应于所述第二子节点的电位，控制所述第三节点与所述输出端的通断；

17、所述第一控制子电路与所述第一节点包括的第一子节点耦接，用于响应于所述第一子节点的电位，控制所述第一时钟端与所述第二节点的通断；

18、所述第二控制子电路与所述第一节点包括的第一子节点和第二子节点中的目标子节点耦接，并用于响应于所述目标子节点的电位，控制所述第二时钟端与所述第三节点的通断。

19、可选的，所述目标子节点为所述第一节点包括的第一子节点。

20、可选的，所述移位寄存器单元还包括：耦接于所述目标子节点与所述第三电源端之间的第一电容。

21、可选的，所述稳压电路包括：第三晶体管；

22、所述第三晶体管的栅极与所述第三电源端耦接，所述第三晶体管的第一极与所述第一子节点耦接，所述第三晶体管的栅极与所述第二子节点耦接。

23、可选的，所述输入电路包括：

24、第一输入子电路，分别与所述第一时钟端、所述起始信号端和所述第一节点耦接，并用于响应于所述第一时钟信号，控制所述起始信号端与所述第一节点的通断；

25、第二输入子电路，分别与所述第一时钟端、所述第一电源端和所述第二节点耦接，并用于响应于所述第一时钟信号，控制所述第一电源端与所第二节点的通断。

26、可选的，所述第一输入子电路包括：第四晶体管；所述第二输入子电路包括：第五晶体管；

27、所述第四晶体管的栅极与所述第一时钟端耦接，所述第四晶体管的第一极与所述起始信号端耦接，所述第四晶体管的第二极与所述第一节点耦接；

28、所述第五晶体管的栅极与所述第一时钟端耦接，所述第五晶体管的第一极与所述第一电源端耦接，所述第五晶体管的第二极与所述第二节点耦接。

29、可选的，所述输出电路包括：

30、第一输出子电路，分别与所述第一节点、所述第三节点和所述输出端耦接，并用于响应于所述第一节点的电位，控制所述第三节点与所述输出端的通断；

31、第二输出子电路，分别与所述第二节点、所述第二电源端和所述输出端耦接，并用于响应于所述第二节点的电位，控制所述第二电源端与所述输出端的通断。

32、可选的，所述第一输出子电路包括：第六晶体管和第二电容；所述第二输出子电路包括：第七晶体管和第三电容；

33、所述第六晶体管的栅极与所述第一节点耦接，所述第六晶体管的第一极与所述第三节点耦接，所述第六晶体管的第二极与所述输出端耦接；

34、所述第二电容的一端与所述第一节点耦接，所述第二电容的另一端与所述输出端耦接；

35、所述第七晶体管的栅极与所述第二节点耦接，所述第七晶体管的第一极与所述第二电源端耦接，所述第七晶体管的第二极与所述输出端耦接；

36、所述第三电容的一端与所述第二节点耦接，所述第三电容的另一端与所述第二电源端耦接。

37、另一方面，提供了一种移位寄存器单元的驱动方法，用于驱动如上述一方面所述的移位寄存器单元；所述方法包括：

38、第一阶段，起始信号端提供的起始信号的电位为第一电位，输入电路响应于第一时钟端提供的第一时钟信号，控制所述起始信号端与第一节点通断，且控制第一电源端与第二节点通断，输出控制电路响应于所述第一节点的电位，控制第一时钟端与所述第二节点导通，且控制第二时钟端与第三节点导通，输出电路响应于所述第一节点的电位，控制所述第三节点与输出端导通，以及响应于所述第二节点的电位，控制第二电源端与所述输出端断开耦接；

39、第二阶段，所述起始信号的电位为第二电位，所述输入电路响应于所述第一时钟信号，控制所述起始信号端与所述第一节点通断，且控制所述第一电源端与所述第二节点通断，所述输出控制电路响应于所述第一节点的电位，控制所述第一时钟端与所述第二节点断开耦接，且控制所述第二时钟端与所述第三节点断开耦接，所述输出电路响应于所述第一节点的电位，控制所述第三节点与输出端断开耦接，以及响应于所述第二节点的电位，控制第二电源端与所述输出端导通。

40、又一方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如上述一方面所述的移位寄存器单元。

41、再一方面，提供了一种显示装置，所述显示装置包括：显示面板，以及如上述又一方面所述的栅极驱动电路；

42、其中，所述显示面板包括多个像素，所述栅极驱动电路与所述多个像素耦接，并用于向所述多个像素传输栅极驱动信号，以驱动所述多个像素发光。

43、综上所述，本公开提供的技术方案带来的有益效果至少可以包括：

44、提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。该移位寄存器单元包括输入电路、输出控制电路和输出电路。其中，输入电路能够响应于第一时钟信号，控制第一节点和第二节点的电位；输出控制电路能够在第一节点的电位控制下，控制第一时钟端与第二节点的通断，且控制第二时钟端与第三节点的通断；输出电路能够在第二节点的电位控制下，控制第二电源端与输出端的通断，且在第一节点的电位控制下，控制第三节点与输出端的通断，即间接控制第二时钟端与输出端的通断。如此，可以通过灵活设置各端提供的信号，避免因第一节点的电位不稳定而造成输出电路无法可靠向输出端输出信号(如，第二电源信号)的问题，即可以确保输出稳定性较好。