移位寄存器单元及其驱动方法、栅极驱动电路及显示装置与流程

本公开涉及显示，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。

背景技术：

1、阵列基板行驱动(gate driver on array，goa)电路通常包括多个级联的goa单元，每个goa单元用于驱动一行像素。由该多个级联的goa单元可以实现对显示装置中各行像素的逐行扫描，以显示图像，goa电路也称栅极驱动电路。

2、相关技术中，每个goa单元通常包括输入电路和输出电路，输入电路分别与多个信号端和控制节点耦接，并用于基于多个信号端提供的信号，控制该控制节点的电位；输出电路分别与该控制节点和输出端耦接，并用于基于控制节点的电位，向输出端耦接的一行像素输出栅极驱动信号。

3、但是，受工艺和材料影响，输出电路中晶体管的阈值电压易发生偏移(如，正偏)。如此，易导致输出信号异常，影响像素发光，从而造成显示效果较差。

技术实现思路

1、提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，可以解决相关技术中因晶体管的阈值电压偏移而导致显示效果较差的问题。

2、所述技术方案如下：

3、一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：

4、输入电路，分别与第一时钟端、第二时钟端、第一电源端、第二电源端、开启信号端、第一节点和第二节点耦接，并用于基于所述第一时钟端提供的第一时钟信号，所述第二时钟端提供的第二时钟信号，所述第一电源端提供的第一电源信号、所述第二电源端提供的第二电源信号和所述开启信号端提供的开启信号，控制所述第一节点的电位和所述第二节点的电位；

5、输出控制电路，分别与所述第一节点、所述第二节点、所述第二时钟端、所述第二电源端、输出控制端、第三电源端和第三节点耦接，并用于响应于所述第一节点的电位，控制所述第二电源端与所述第三节点的通断，响应于所述第二节点的电位，控制所述第二时钟端与所述第三节点的通断，响应于所述输出控制端提供的输出控制信号，控制所述第三电源端与所述第三节点的通断；

6、输出电路，分别与所述第三节点、所述第二电源端和输出端耦接，并用于响应于所述第三节点的电位，控制所述第二电源端与所述输出端的通断；

7、输出下拉电路，分别与所述第一节点、所述第一电源端和所述输出端耦接，并用于响应于所述第一节点的电位，控制所述第一电源端与所述输出端的通断。

8、可选的，所述输出控制电路包括：

9、第一控制子电路，分别与所述输出控制端、所述第三电源端和所述第三节点耦接，并用于响应于所述输出控制信号，控制所述第三电源端与所述第三节点的通断；

10、第二控制子电路，分别与所述第二节点、所述第二时钟端和所述第三节点耦接，并用于响应于所述第二节点的电位和所述第二时钟信号，控制所述第二时钟端与所述第三节点的通断；

11、第三控制子电路，分别与所述第一节点、所述第二电源端和所述第三节点耦接，并用于响应于所述第一节点的电位，控制所述第二电源端与所述第三节点的通断。

12、可选的，所述输出控制端与所述第二节点耦接，并用于接收来自所述第二节点的输出控制信号。

13、可选的，所述输出控制端与除所述移位寄存器单元外的其他移位寄存器单元的输出端耦接，并用于接收来自所述其他移位寄存器单元的输出端传输的输出控制信号。

14、可选的，所述第三电源端与所述输出控制端耦接。

15、可选的，所述第一控制子电路包括：第一控制晶体管；

16、所述第一控制晶体管的栅极与所述输出控制端耦接，所述第一控制晶体管的第一极与所述第三电源端耦接，所述第一控制晶体管的第二极与所述第三节点耦接。

17、可选的，所述第二控制子电路包括：第二控制晶体管、第三控制晶体管和第一电容；所述第三控制子电路包括：第四控制晶体管；

18、所述第二控制晶体管的栅极与所述第二节点耦接，所述第二控制晶体管的第一极与所述第二时钟端耦接，所述第二控制晶体管的第二极与所述第三控制晶体管的第一极耦接；

19、所述第三控制晶体管的栅极与所述第二时钟端耦接，所述第三控制晶体管的第二极与所述第三节点耦接；

20、所述第一电容的一端与所述第二节点耦接，所述第一电容的另一端与所述第二控制晶体管的第二极耦接；

21、所述第四控制晶体管的栅极与所述第一节点耦接，所述第四控制晶体管的第一极与所述第二电源端耦接，所述第四控制晶体管的第二极与所述第三节点耦接。

22、可选的，所述输出电路包括：输出晶体管和第二电容；所述输出下拉电路包括：输出下拉晶体管；

23、所述输出晶体管的栅极与所述第三节点耦接，所述输出晶体管的第一极与所述第二电源端耦接，所述输出晶体管的第二极与所述输出端耦接；

24、所述第二电容的一端与所述第三节点耦接，所述第二电容的另一端与所述输出晶体管的第一极耦接；

25、所述输出下拉晶体管的栅极与所述第一节点耦接，所述输出下拉晶体管的第一极与所述第一电源端耦接，所述输出下拉晶体管的第二极与所述输出端耦接。

26、可选的，所述输出晶体管包括：依次层叠的底部屏蔽金属层和晶体管层；

27、其中，所述底部屏蔽金属层用于接收目标电位的电源信号，所述目标电位指示关断所述输出晶体管。

28、可选的，所述第一节点包括：第一子节点和第二子节点；所述第二节点包括：第三子节点和第四子节点；所述移位寄存器单元还包括：

29、第一输入控制电路和电位调节电路，所述第一输入控制电路分别与所述第一电源端、所述第一子节点和所述第二子节点耦接，并用于响应于所述第一电源信号，控制所述第一子节点与所述第二子节点的通断；所述电位调节电路分别与所述第二子节点和第四节点耦接，并用于调节所述第四节点的电位和所述第二子节点的电位；所述输出控制电路与所述第一节点中的第一子节点耦接；所述输出下拉电路与所述第一节点中的第二子节点耦接；所述输入电路还与所述第四节点耦接，并用于控制所述第四节点的电位；

30、第二输入控制电路，所述第二输入控制电路分别与所述第一电源端、所述第三子节点和所述第四子节点耦接，并用于响应于所述第一电源信号控制所述第三子节点与所述第四子节点的通断；所述输入电路与所述第二节点中的第三子节点耦接；所述输出控制电路与所述第二节点中的第四子节点耦接，或所述输出控制电路与所述第二节点中的第三子节点和第四子节点均耦接。

31、可选的，所述移位寄存器单元还包括：

32、第三输入控制电路，分别与放电控制端、所述第二电源端和所述第一子节点耦接，并用于响应于所述放电控制端提供的放电控制信号，控制所述第二电源端与所述第一子节点的通断。

33、可选的，所述移位寄存器单元包括的晶体管均为p型晶体管；

34、其中，所述第一电源信号的电位小于所述第二电源信号的电位，所述第三电源信号的电位小于等于所述第一电源信号的电位。

35、另一方面，提供了一种移位寄存器单元的驱动方法，用于驱动如上述一方面所述的移位寄存器单元，所述方法包括：

36、预输出阶段，输入电路基于第一时钟端提供的第一时钟信号、第二时钟端提供的第二时钟信号、开启信号端提供的开启信号、第一电源端提供的第一电源信号和第二电源端提供的第二电源信号，控制所述第一节点的电位为第二电位，且控制所述第二节点的电位为第一电位；输出控制电路基于输出控制端提供的输出控制信号，控制第三电源端与第三节点导通，使得所述第三电源端向所述第三节点传输第三电源信号；输出电路基于所述第三节点接收到的第三电源信号，控制所述第二电源端与所述输出端导通，所述第一电源信号的电位和所述第三电源信号的电位为第一电位，所述第二电源信号的电位为第二电位；

37、输出阶段，所述输入电路基于所述第一时钟信号、所述第二时钟信号、所述开启信号、所述第一电源信号和所述第二电源信号，控制所述第一节点的电位为第二电位，且控制所述第二节点的电位为第一电位；所述输出控制电路基于所述第二节点的电位，控制所述第二时钟端与所述第三节点导通，使得所述第二时钟端向所述第三节点传输第二时钟信号；所述输出电路基于所述第三节点接收到的第二时钟信号，控制所述第二电源端与所述输出端导通；

38、下拉阶段，所述输入电路基于所述第一时钟信号、所述第二时钟信号、所述开启信号、所述第一电源信号和所述第二电源信号，控制所述第一节点的电位为第一电位，且控制所述第二节点的电位为第二电位；所述输出控制电路基于所述第一节点的电位，控制所述第二电源端与所述第三节点导通，使得所述第二电源端向所述第三节点传输第二电源信号；输出下拉电路基于所述第一节点的电位，控制所述第一电源端与所述输出端导通。

39、又一方面，提供了一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如上述一方面所述的移位寄存器单元。

40、再一方面，提供了一种显示装置，所述显示装置包括：显示面板，以及如上述又一方面所述的栅极驱动电路；

41、其中，所述显示面板包括多个像素，所述栅极驱动电路与所述多个像素耦接，并用于向所述多个像素传输栅极驱动信号，以驱动所述多个像素发光。

42、综上所述，本公开实施例提供的方案可以至少包括以下有益效果：

43、提供了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。该移位寄存器单元包括输入电路、输出控制电路、输出电路和输出下拉电路。其中，输入电路能够控制第一节点和第二节点的电位，输出控制电路能够基于第一节点和第二节点的电位控制第三节点的电位，且还能够基于输出控制端提供的输出控制信号，控制第三电源端向第三节点传输第三电源信号。输出电路能够基于第三节点的电位向输出端输出信号。输出下拉电路能够基于第一节点的电位下拉输出端的电位。如此，可以通过灵活设置输出控制信号和第三电源信号，使得在基于第二节点的电位控制第三节点的电位为有效电位之前，提前控制第三节点的电位为有效电位，使得输出电路将所输出信号因晶体管的阈值电压偏移可能出现的台阶提前输出为第二电源信号，即减小输出台阶，确保输出稳定性较好，进而确保可以可靠驱动像素发光，使得显示效果较好。