移位寄存器单元、级联电路、驱动方法、显示面板和装置与流程

本文涉及但不限于显示，尤指一种移位寄存器单元、级联电路、驱动方法、显示面板和装置。

背景技术：

1、目前市场上高端手机越来越多的使用oled(organiclight-emitting diode，有机电激光显示)屏幕，显示屏的驱动技术为提高显示屏的性能提供了巨大的助力。其中，利用移位寄存器(gate driver on array:阵列基板行驱动)技术将第三极开关电路集成在显示面板的阵列基板上，从而可以省掉第三极驱动集成电路部分，使得显示屏的边框变窄，并从材料成本和制作工艺两方面降低产品成本。

2、当今比较普遍的amoled移位寄存器电路由8t2c构成，即由8个薄膜晶体管，2个电容组成控制电路，如果要完成2个gout输出需要2个8t2c电路。若想使显示屏的边框更窄，如何减少移位寄存器电路空间就成为了亟待解决的问题。

技术实现思路

1、以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

2、本公开实施例提供了一种移位寄存器单元，包括：输入子电路、启动子电路、和双输出子电路；

3、所述输入子电路分别与第一时钟信号端、第一电压信号端和第一节点电连接，设置为根据所述第一电压信号端、所述第一时钟信号端的电平设置所述第一节点的电平；

4、所述启动子电路分别与第一控制信号端、第二控制信号端、第一时钟信号端、扫描启动信号端、第二节点和输入端电连接，设置为根据所述第一控制信号端、所述第二控制信号端、所述扫描启动信号端和所述第一时钟信号端的电平设置第二节点的电平；

5、所述双输出子电路分别与所述第一控制信号端、所述第二控制信号端、所述第二时钟信号端、所述第一节点、所述第二节点、第一输出端和第二输出端电连接，设置为根据所述第一控制信号端、所述第二控制信号端、所述第二时钟信号端、所述第一节点、所述第二节点的电平向所述第一输出端输出延迟预设第一周期的所述扫描启动信号端的扫描信号或向所述第二输出端输出延迟预设第二周期的所述输入端的信号。

6、在一种示例性的实施例中，所述的移位寄存器单元还包括：第一控制子电路；

7、所述第一控制子电路分别与所述第一时钟信号端、所述第一节点和所述第二节点电连接，设置为根据所述第二节点、所述第一时钟信号端的电平设置第一节点的电平。

8、在一种示例性的实施例中，所述的移位寄存器单元还包括：第二控制子电路；

9、所述第二控制子电路分别与第一节点、第二时钟信号端和第二电压信号端电连接，设置为根据所述第一节点、第二时钟信号端和所述第二电压信号端的电平设置第二节点的电平。

10、在一种示例性的实施例中，所述的移位寄存器单元还包括：稳压子电路；

11、所述稳压子电路分别与启动子电路和所述双输出子电路电连接，设置为连通或断开所述启动子电路和所述双输出子电路。

12、在一种示例性的实施例中，所述输入子电路包括第一晶体管；

13、所述第一晶体管的第三极与所述第一时钟信号端电连接；所述第一晶体管的第一极与所述第一电压信号端电连接；所述第一晶体管的第二极与所述第一节点电连接。

14、在一种示例性的实施例中，所述启动子电路包括第二晶体管、第三晶体管和第四晶体管；

15、所述第二晶体管的第三极与所述第一控制信号端电连接；所述第二晶体管的第一极与所述扫描启动信号端电连接；所述第二晶体管的第二极分别与所述第三晶体管的第一极、所述第四晶体管的第一极电连接；

16、所述第三晶体管的第三极与所述第二控制信号端电连接；所述第三晶体管的第二极与所述输入端电连接；

17、所述第四晶体管的第三极与所述第一时钟信号端电连接；所述第四晶体管的第二极与第二节点电连接。

18、在一种示例性的实施例中，所述第一控制子电路包括第五晶体管；

19、所述第五晶体管的第三极与所述第二节点电连接；所述第五晶体管的第一极与所述第一时钟信号端电连接；所述第五晶体管的第二极与第一节点电连接。

20、在一种示例性的实施例中，所述第二控制子电路包括第六晶体管和第七晶体管；

21、所述第六晶体管的第三极与所述第一节点电连接；所述第六晶体管的第一极与所述第二电压信号端电连接；所述第六晶体管的第二极与所述第七晶体管的第一极电连接；

22、所述第七晶体管的第三极与所述第二时钟信号端电连接；所述第七晶体管的第二极与所述第二节点电连接。

23、在一种示例性的实施例中，所述稳压子电路包括第八晶体管；

24、所述第八晶体管的第三极与所述第一电压信号端电连接；所述第八晶体管的第一极与所述第二节点电连接；所述第八晶体管的第二极与所述双输出子电路电连接。

25、在一种示例性的实施例中，所述双输出子电路包括第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管、第一电容和第二电容；

26、所述第九晶体管的第三极与所述第一节点电连接；所述第九晶体管的第一极与所述第二电压信号端电连接；所述第九晶体管的第二极与所述第十晶体管的第一极电连接；所述第九晶体管的第二极与所述第一输出端电连接；

27、所述第十晶体管的第三极与所述第一控制信号端电连接；所述第十晶体管的第二极与所述第十三晶体管的第一极电连接；

28、所述第十一晶体管的第三极与所述第一节点电连接；所述第十一晶体管的第一极与所述第二电压信号端电连接；所述第十一晶体管的第二极与所述第十二晶体管的第一极电连接；所述第十一晶体管的第二极与所述第二输出端电连接；

29、所述第十二晶体管的第三极与所述第二控制信号端电连接；所述第十二晶体管的第二极与所述第十三晶体管的第一极电连接；

30、所述第十三晶体管的第三极与所述第十三晶体管的第三极电连接；所述第十三晶体管的第二极与所述第二时钟信号端电连接；

31、所述第一电容的第一极板与所述第二控制信号端电连接；所述第一电容的第二极板与所述第一节点电连接；

32、所述第二电容的第一极板与所述第十晶体管的第二极电连接；所述第一电容的第二极板与所述双输出子电路电连接。

33、本公开还提供了一种移位寄存器级联电路，所述移位寄存器级联电路包括：多个移位寄存器子级联电路；每级移位寄存器子级联电路包括第一移位寄存器单元和第二移位寄存器单元，所述第一移位寄存器单元和所述第二移位寄存器单元为上述的移位寄存器单元；

34、第n级移位寄存器子级联电路的第二移位寄存器单元的第二输出端与第n+1级移位寄存器子级联电路的第一移位寄存器单元的扫描启动信号端电连接；其中，n为大于或等于1的整数。

35、在一种示例性的实施例中，每级移位寄存器子级联电路中的第一移位寄存器单元的输入端与该移位寄存器子级联电路中的第二移位寄存器单元的第一输出端电连接；

36、每级移位寄存器子级联电路中的第一移位寄存器单元的第一输出端与该移位寄存器子级联电路中的第二移位寄存器单元的扫描启动信号端电连接；

37、每级移位寄存器子级联电路中的第一移位寄存器单元的第二输出端与该移位寄存器子级联电路中的第二移位寄存器单元的输入端电连接。

38、在一种示例性的实施例中，将第n级移位寄存器子级联电路的第一移位寄存器单元的第一输出端作为所述移位寄存器级联电路的第4n-3输出端；

39、将第n级移位寄存器子级联电路的第二移位寄存器单元的第一输出端作为所述移位寄存器级联电路的第4n-2输出端；

40、将第n级移位寄存器子级联电路的第一移位寄存器单元的第二输出端作为所述移位寄存器级联电路的第4n-1输出端；

41、将第n级移位寄存器子级联电路的第二移位寄存器单元的第二输出端作为所述移位寄存器级联电路的第4n输出端。

42、本公开还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，

43、所述移位寄存器单元的第一时钟信号端设置为接入周期为预设周期的第一方波信号；第二时钟信号端设置为接入周期为预设周期的第二方波信号；第一控制信号端设置为接入周期为预设周期两倍的第三方波信号；第二控制信号端设置为接入周期为预设周期两倍的第四方波信号；扫描启动信号端设置为接入脉冲信号；第一方波信号与第二方波信号相反；第三方波信号与第四方波信号相反；

44、在第一阶段，设置第一控制信号端的电平为低电平，第二控制信号端的电平为高电平，第一时钟信号端的电平为低电平，扫描启动信号端的电平为低电平，第二时钟信号端的电平为高电平，输入端的电平为高电平；第一输出端输出高电平，第二输出端输出高电平；

45、在第二阶段，设置第一控制信号端的电平为低电平，第二控制信号端的电平为高电平，第一时钟信号端的电平为高电平，扫描启动信号端的电平为高电平，第二时钟信号端的电平为低电平，输入端的电平为高电平；第一输出端输出低电平，第二输出端输出高电平；

46、在第三阶段，设置第一控制信号端的电平为高电平，第二控制信号端的电平为低电平，第一时钟信号端的电平为低电平，扫描启动信号端的电平为高电平，第二时钟信号端的电平为高电平，输入端的电平为低电平；第一输出端输出高电平，第二输出端输出高电平；

47、在第四阶段，设置第一控制信号端的电平为高电平，第二控制信号端的电平为低电平，第一时钟信号端的电平为高电平，扫描启动信号端的电平为高电平，第二时钟信号端的电平为低电平，输入端的电平为高电平；第一输出端输出高电平，第二输出端输出低电平。

48、本公开提供了一种移位寄存器级联电路的驱动方法，应用于上述的移位寄存器级联电路，

49、所述移位寄存器级联电路的第一移位寄存器单元的第一时钟信号端设置为接入周期为预设周期的第一方波信号；第一移位寄存器单元的第二时钟信号端设置为接入周期为预设周期的第二方波信号；所述移位寄存器级联电路的第二移位寄存器单元的第一时钟信号端设置为接入所述第二方波信号；第二移位寄存器单元的第二时钟信号端设置为接入所述第一方波信号；每级移位寄存器子级联电路的第一移位寄存器单元的第一控制信号端设置为接入周期为预设周期两倍的第三方波信号；每级移位寄存器子级联电路的第一移位寄存器单元的第二控制信号设置为接入周期为预设周期两倍的第四方波信号；每级移位寄存器子级联电路的第二移位寄存器单元的第一控制信号设置为接入周期为预设周期两倍的第五方波信号；每级移位寄存器子级联电路的第二移位寄存器单元的第二控制信号设置为接入为周期为预设周期两倍的第六方波信号；第一级移位寄存器子级联电路的扫描启动信号端设置为接入脉冲信号；第一方波信号与第二方波信号相反；第三方波信号与第四方波信号相反；第五方波信号与所述第六方波信号相反；所述第一方波信号到所述第六方波信号的占空比为50％。

50、在一种示例性的实施例中，在扫描周期的第一阶段，设置每级移位寄存器子级联电路的第一移位寄存器单元的第一控制信号端的电平为低电平，每级移位寄存器子级联电路的第一移位寄存器单元的第二控制信号端的电平为高电平，每级移位寄存器子级联电路的第二移位寄存器单元的第一控制信号端的电平为高电平，每级移位寄存器子级联电路的第二移位寄存器单元的第二控制信号端的电平为低电平，每级移位寄存器子级联电路的第一移位寄存器单元的第一时钟信号端的电平为低电平，每级移位寄存器子级联电路的第一移位寄存器单元的第二时钟信号端的电平为高电平；每级移位寄存器子级联电路的第二移位寄存器单元的第一时钟信号端的电平为高电平，每级移位寄存器子级联电路的第二移位寄存器单元的第二时钟信号端的电平为低电平；扫描启动信号端的电平为低电平，所述移位寄存器级联电路的全部输出端输出高电平。

51、在一种示例性的实施例中，在扫描周期的第n阶段，根据各方波信号的变化，所述移位寄存器级联电路的第n-1输出端输出低电平；所述移位寄存器级联电路的其余输出端输出高电平。

52、本公开提出了一种显示面板，包括上述的移位寄存器级联电路。

53、本公开提出了一种显示装置，包括上述的显示面板。

54、阅读并理解了附图和详细描述后，可以明白其他方面。