一种移位寄存器和存储器的制作方法

本发明属于集成电路领域，尤其涉及一种移位寄存器和存储器。

背景技术：

1、在存储芯片中，一次性可编程（otp）器件被广泛用来存储冗余单元信息，测试信号信息，芯片配置信息等；移位寄存器则广泛应用于上电时otp信息的传输和存储。移位寄存器通常是一种由触发器构成的时序逻辑电路，能够存储和传输数据。时钟信号每翻转一次，可实现存储信息整体移一位，从而增加一比特信息存入移位寄存器中。

2、然而，随着芯片容量的增加，otp的容量也不断增加，移位寄存器的功耗也不断增加。

3、因此，如何优化移位寄存器，以减少移位寄存器的功耗，提高移位寄存器的性能，是亟待解决的问题。

技术实现思路

1、本发明是为解决上述现有技术的全部或部分问题，提供了一种移位寄存器，减少了时钟的翻转，降低了功耗。

2、本发明实施例提供了一种移位寄存器，包括：触发器组，每一触发器组内的一个或多个触发器共用时钟信号；n个触发器组顺次连接，第n触发器组的时钟输入端输入第n时钟信号，n为大于1的整数，n为小于或等于n的正整数；其中，第n时钟信号的边沿数量小于或等于第n-1时钟信号的边沿数量。

3、在一些实施例中，所述触发器组包括触发器链，所述触发器链包括一个或多个顺次连接的触发器，多个所述触发器组顺次连接形成寄存器链。如此，构建与相关技术中类似的寄存器链结构，与传统的寄存器链工艺兼容，节约了成本，提高可靠性，仅调控输入的时钟信号即可实现时钟翻转率的下降。

4、在一些实施例中，第n触发器组内的触发器数量小于或等于第n-1触发器组内的触发器数量。

5、在一些实施例中，每一所述触发器组内的触发器数量为1。如此，最大化的降低了时钟的翻转次数。

6、在一些实施例中，第n个触发器组内的触发器数量为第n-1个触发器组内的触发器数量的二分之一。如此，使得第n触发器组包括2n-n个触发器。

7、在一些实施例中，所述移位寄存器内触发器的总数量m和每一所述触发器组内的触发器数量k满足如下条件：

8、和/或，。

9、如此，通过合理控制时钟翻转的次数达到相关技术中移位寄存器的时钟翻转的次数的3/5至4/5，可以调节合适的门控结构数量和器件的功耗。

10、在一些实施例中，所述移位寄存器还包括时钟门控结构，所述时钟门控结构与所述触发器组一一对应，第n时钟门控结构的第一输入端用于输入第n使能信号，第n时钟门控结构的第二输入端用于输入初始时钟信号，第n时钟门控结构的输出端与第n触发器组的时钟输入端连接。

11、第n时钟门控结构的第一输入端用于输入第n使能信号，第n时钟门控结构的第二输入端用于输入第n-1时钟信号。如此，第n时钟门控结构的第二输入端与前一组触发器的门控结构的输出端距离较近，可以便于线路的布局，同时避免布局的单一性。

12、在一些实施例中，所述移位寄存器传输数据的位数小于或等于所述触发器的数量。

13、本发明还提供了一种存储器，包括上面所述的任意一种移位寄存器。

14、与现有技术相比，本发明的主要有益效果：

15、本发明提供的移位寄存器和存储器，通过将触发器分组，多个触发器组顺次连接，每一触发器组内的多个触发器共用时钟信号，不同触发器组的时钟信号的边沿数量不同，靠后的触发器组的时钟信号的边沿数量小于或等于靠前的触发器组的时钟信号的边沿数量，从而有效减少了时钟翻转的次数，降低了功耗，提高了寄存器性能。

技术特征：

1.一种移位寄存器，其特征在于，包括：

2.根据权利要求1所述的移位寄存器，其特征在于，

3.根据权利要求2所述的移位寄存器，其特征在于，

4.根据权利要求2所述的移位寄存器，其特征在于，

5.根据权利要求2所述的移位寄存器，其特征在于，

6.根据权利要求2所述的移位寄存器，其特征在于，

7.根据权利要求2所述的移位寄存器，其特征在于，

8.根据权利要求7所述的移位寄存器，其特征在于，

9.根据权利要求2所述的移位寄存器，其特征在于，

10.一种存储器，其特征在于，包括如权利要求1-9任一项所述的移位寄存器。

技术总结本发明提供了一种移位寄存器和存储器，其中，所述移位寄存器包括：触发器组，每一触发器组内的一个或多个触发器共用时钟信号；N个触发器组顺次连接，第n触发器组的时钟输入端输入第n时钟信号，N为大于1的整数，n为小于或等于N的正整数；其中，第n时钟信号的边沿数量小于或等于第n‑1时钟信号的边沿数量。本发明通过将触发器分组，有效减少了时钟的翻转次数，降低了功耗。技术研发人员：俞剑,吴妤绮受保护的技术使用者：浙江力积存储科技有限公司技术研发日：技术公布日：2024/1/15