存储单元、忆阻器阵列、存算一体电路和操作方法

本公开的实施例涉及一种存储单元、忆阻器阵列、存算一体电路、操作方法。

背景技术：

1、随着人工智能和神经网络技术的快速发展，硬件加速技术的重要性日益显著。存算一体是用于神经网络硬件加速的一种计算架构，存储单元阵列同时融合了计算功能，显著减少了数据搬运和访存开销。以忆阻器存储单元阵列为例，使用器件的非易失电导状态存储网络权重，在施加编码输入信息的电压脉冲后，通过输出的模拟电流值表示矩阵向量乘结果。这种基于非易失器件构建的电流型存算一体电路可用于实现高并行、高吞吐率的矩阵计算，大幅提高系统算力。其中，存储单元阵列是构成存算一体系统的基础结构，不同的计算精度以及系统算力、能效、成本需求需要匹配不同的阵列结构。

技术实现思路

1、本公开至少一实施例提供一种存储单元，所述存储单元包括：

2、n个权重单元，其中n为正整数，所述n个权重单元中的每个包括第一忆阻器元件和第一开关元件，所述第一忆阻器元件包括第一电极和第二电极，所述第一开关元件包括控制极、第一极和第二极；

3、横向选通管，包括控制端、第一端和第二端，

4、其中，所述第一忆阻器元件的第一电极与所述第一开关元件的第一极电连接，所述第一忆阻器元件的第二电极作为对应的权重单元的第二端且用于接收第一位线信号，所述n个权重单元的第一开关元件的第二极分别用作对应的权重单元的第一端且彼此电连接，并与所述横向选通管的第一端电连接，各个所述第一开关元件的控制极分别用于接收不同的第一字线信号，所述横向选通管的第二端用于接收源线信号，所述横向选通管的控制端用于接收第二字线信号。

5、例如，在本公开至少一实施例提供的存储单元中，所述n个权重单元中的每个还包括第二忆阻器元件和第二开关元件，所述第二忆阻器元件的第一电极与所述第二开关元件的第一极电连接，所述第二忆阻器元件的第二电极作为对应的权重单元的第三端且用于接收第二位线信号，所述第二开关元件的控制端与所述第一开关元件的控制端电连接，所述第二开关元件的第二极与所述第一开关元件的第二极电连接。

6、本公开至少一实施例提供一种忆阻器阵列，所述忆阻器阵列包括：

7、多个如本公开上述至少一实施例提供的存储单元，其中，所述多个存储单元沿第一方向和第二方向排列为m个存储单元行和p个存储单元列，m和p为正整数；

8、p组第一字线，沿所述第二方向延伸，且与所述p个存储单元列一一对应连接，其中，所述p组第一字线中的每组包括n条第一字线，所述n条第一字线中的每条与所对应的一个存储单元列的第一开关元件的第一极电连接；

9、m条第二字线，沿所述第一方向延伸，且与所述m个存储单元行一一对应连接，其中，所述m条第二字线中的每条与所对应的一个存储单元行的横向选通管的控制端电连接；

10、p条源线，沿所述第二方向延伸，且与所述p个存储单元列一一对应连接，其中，所述p条源线中的每条与所对应的一个存储单元列的横向选通管的第二端电连接；

11、m条第一位线，沿所述第一方向延伸，且与所述m个存储单元行一一对应连接，其中，所述m条第一位线中的每条与所对应的一个存储单元行的第一忆阻器元件的第二电极电连接。

12、例如，在本公开至少一实施例提供的忆阻器阵列中，所述n个权重单元中的每个还包括第二忆阻器元件和第二开关元件，所述忆阻器阵列还包括：

13、m条第二位线，沿所述第一方向延伸，且与所述m个存储单元行一一对应连接，其中，所述m条第二位线中的每条与所对应的一个存储单元行的第二忆阻器元件的第二电极电连接。

14、例如，在本公开至少一实施例提供的忆阻器阵列中，还包括驱动电路，其中，所述驱动电路包括：

15、位线驱动电路，与所述第一位线电连接以提供所述第一位线信号；

16、字线驱动电路，与所述第二字线电连接以提供所述第二字线信号。

17、例如，在本公开至少一实施例提供的忆阻器阵列中，所述位线驱动电路包括放大电路单元、第一输出电路、第二输出电路、第一控制电路、第二控制电路、第三控制电路、第四控制电路和位线驱动输出端；所述放大电路单元包括第一输入端、第二输入端和第一输出端、第二输出端；所述第一输出电路分别与第一节点、第一电压端和所述位线驱动输出端电连接，被配置为在所述第一节点的电位的控制下，导通或断开所述位线驱动输出端与所述第一电压端之间的连接；所述第二输出电路分别与第二节点、第二电压端和所述位线驱动输出端电连接，被配置为在所述第二节点的电位的控制下，导通或断开所述位线驱动输出端与所述第二电压端之间的连接；所述第一控制电路分别与所述第一电压端和所述第一节点电连接，被配置为导通或断开所述第一节点与所述第一电压端之间的连接；所述第二控制电路分别与所述第二电压端和所述第二节点电连接，被配置为导通或断开所述第二节点与所述第二电压端之间的连接；所述第三控制电路分别与所述放大电路单元的第一输出端和所述第一节点电连接，被配置为导通或断开所述第一节点与所述放大电路单元的第一输出端之间的连接；所述第四控制电路分别与所述放大电路单元的第二输出端和所述第二节点电连接，被配置为导通或断开所述第二节点与所述放大电路单元的第二输出端之间的连接。

18、例如，在本公开至少一实施例提供的忆阻器阵列中，所述字线驱动电路包括第五控制电路、第六控制电路和字线驱动输出端；所述第五控制电路分别与所述第一电压端和所述字线驱动输出端电连接，被配置为导通或断开所述第一电压端与所述字线驱动输出端之间的连接；所述第六控制电路分别与所述第二电压端和所述字线驱动输出端电连接，被配置为导通或断开所述第二电压端与所述字线驱动输出端之间的连接。

19、本公开至少一实施例提供一种存算一体电路，包括如本公开至少一实施例提供的忆阻器阵列。

20、本公开至少一实施例提供一种如本公开至少一实施例提供的忆阻器阵列的操作方法，所述操作方法包括：向目标操作单元所在行对应的第二字线施加第二选中电压，向目标操作单元所在列对应的第一字线施加第一选中电压，由此选择所述目标操作单元；向所述目标操作单元对应的第一位线和源线施加操作电压。

21、例如，在本公开至少一实施例提供的操作方法中，所述向目标操作单元所对应的第一位线和源线施加操作电压，包括：向所述目标操作单元对应的第一位线和源线施加用于置位的操作电压。

22、例如，在本公开至少一实施例提供的操作方法中，所述向目标操作单元所对应的第一位线和源线施加操作电压，包括：向所述目标操作单元对应的第一位线和源线施加用于重置的操作电压。

23、例如，在本公开至少一实施例提供的操作方法中，所述目标操作单元包括非零输入单元，所述向目标操作单元所对应的第一位线和源线施加操作电压包括：向所述目标操作单元对应的第一位线施加输入信号；向所述目标操作单元所在列施加源线电压。

24、本公开至少一实施例提供一种电子装置，所述电子装置包括：选中模块，被配置为向目标操作单元所在行对应的第二字线施加第二选中电压，向目标操作单元所在列对应的第一字线施加第一选中电压，由此选择所述目标操作单元；操作模块，被配置为向所述目标操作单元对应的第一位线和源线施加操作电压。

25、例如，在本公开至少一实施例提供的电子装置中，所述操作模块被进一步配置为向所述目标操作单元对应的第一位线和源线施加用于置位的操作电压。

26、例如，在本公开至少一实施例提供的电子装置中，所述操作模块被进一步配置为向所述目标操作单元对应的第一位线和源线施加用于重置的操作电压。

27、例如，在本公开至少一实施例提供的电子装置中，所述操作模块被进一步配置为向所述目标操作单元对应的第一位线施加输入信号；向所述目标操作单元所在列施加源线电压。