半导体存储器的制作方法

本申请涉及但不限定于一种半导体存储器。

背景技术：

1、随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。

2、在动态随机存取存储器（dynamic random access memory，dram）中，设有放大电路，通过放大电路放大电压差，实现对存储单元中读出或者写入数据。对于放大电路的改进可以提升存储器的性能。

技术实现思路

1、本申请提供一种半导体存储器，包括：第一放大模块、第二放大模块以及第一读出电路；

2、第一放大模块和第二放大模块均与本地数据线连接，第一放大模块和第二放大模块均与互补本地数据线连接，第一放大模块和第二放大模块均用于放大本地数据线和互补本地数据线上的电压差；

3、第一读出电路包括第一晶体管和第二晶体管，第一晶体管的控制端连接本地数据线，第一晶体管的第一端用于连接互补全局数据线，第一晶体管的第二端连接第三电源信号；

4、第二晶体管的控制端连接互补本地数据线，第二晶体管的第一端用于连接全局数据线，第二晶体管的第二端连接第三电源信号。

5、在一些实施例中，第一放大模块接收第一电源信号，第二放大模块接收第二电源信号，第一电源信号的电压大于第二电源信号电压，第一放大模块和第二放大模块形成第一电源信号到第二电源信号的电流路径。

6、在一些实施例中，第一放大模块和第二放大模块均接收读写使能信号；第一放大模块和第二放大模块均用于在读写使能信号的控制下放大本地数据线和互补本地数据线上的电压差。

7、在一些实施例中，第二放大模块包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；

8、第六晶体管的第一端连接本地数据线，第六晶体管的控制端连接互补本地数据线，第八晶体管的第一端连接第六晶体管的第二端，第八晶体管的控制端接收读写使能信号；第八晶体管的第二端接收第二电源信号；

9、第七晶体管的第一端连接互补本地数据线，第七晶体管的控制端连接本地数据线，第九晶体管的第一端连接第七晶体管的第二端，第九晶体管的控制端接收读写使能信号，第九晶体管的第二端接收第二电源信号。

10、在一些实施例中，第二放大模块还包括第十晶体管，第十晶体管的第一端连接第六晶体管的第二端，第十晶体管的第二端连接第七晶体管的第二端，第十晶体管处于长期导通状态或者第十晶体管的控制端接收读写使能信号。

11、在一些实施例中，第一读出电路还包括：第十一晶体管和第十二晶体管；

12、第十一晶体管的第一端连接互补全局数据线，第十一晶体管的第二端连接第一晶体管的第一端，第十一晶体管的控制端接收读出使能信号；第十二晶体管的第一端连接全局数据线，第十二晶体管的第二端连接第二晶体管的第一端，第十二晶体管的控制端接收读出使能信号；

13、或者，第十一晶体管的第一端连接第一晶体管的第二端，第十一晶体管的控制端接收读出使能信号，第十一晶体管的第二端接收第三电源信号；第十二晶体管的第一端连接第二晶体管的第二端，第十二晶体管的控制端接收读出使能信号，第十二晶体管的第二端接收第三电源信号。

14、在一些实施例中，半导体存储器还包括第一写入电路或者第二写入电路；

15、第一写入电路与本地数据线和互补本地数据线连接，第一写入电路与全局数据线连接，第一写入电路接收写入使能信号，第一写入电路用于在写入使能信号的控制下，将全局数据线上的数据传输至本地数据线上；

16、第二写入电路与本地数据线和互补本地数据线连接，第二写入电路与互补全局数据线连接，第二写入电路接收写入使能信号，第二写入电路用于在写入使能信号的控制下，将互补全局数据线上的数据传输至互补本地数据线。

17、在一些实施例中，半导体存储器还包括第一写入电路和第二写入电路；

18、第一写入电路与本地数据线和互补本地数据线连接，第一写入电路用于通过全局数据线接收数据，第二写入电路与本地数据线和互补本地数据线连接，第二写入电路用于通过互补全局数据线接收数据；第一写入电路和第二写入电路连接不同且相邻组的全局数据线和互补全局数据线；

19、第一写入电路接收写入使能信号，第一写入电路用于在写入使能信号的控制下，将全局数据线上的数据传输至本地数据线上；

20、第二写入电路接收写入使能信号，第二写入电路用于在写入使能信号的控制下，将互补全局数据线上的数据传输至互补本地数据线。

21、在一些实施例中，在半导体存储器连续写多比特数据期间，写入使能信号为使能状态；

22、在半导体存储器下一次连续写多比特数据之前，写入使能信号为休眠状态。

23、在一些实施例中，半导体存储器包括第一均衡电路；

24、第一均衡电路与本地数据线和/或互补本地数据线连接，第一均衡电路还接收互补均衡控制信号；

25、在半导体存储器连续读写多比特数据期间，互补均衡控制信号为休眠状态；在半导体存储器下一次进行连续读写多比特数据之前，互补均衡控制信号为使能状态。

26、在一些实施例中，第一写入电路包括：第十三晶体管、第十四晶体管以及第十五晶体管；

27、第十三晶体管的第一端连接本地数据线，第十三晶体管的控制端接收写入使能信号，第十三晶体管的第二端连接全局数据线，第十四晶体管的控制端连接全局数据线，第十四晶体管的第一端连接互补本地数据线，第十四晶体管的第二端连接第十五晶体管的第一端，第十五晶体管的第二端接收第四电源信号，第十五晶体管的控制端接收写入使能信号。

28、在一些实施例中，第二写入电路包括：第十六晶体管、第十七晶体管以及第十八晶体管；

29、第十六晶体管的第一端连接互补本地数据线，第十六晶体管的控制端接收写入使能信号，第十六晶体管的第二端连接互补全局数据线，第十七晶体管的控制端连接互补全局数据线，第十七晶体管的第一端连接本地数据线，第十七晶体管的第二端连接第十八晶体管的第一端，第十八晶体管的第二端接收第四电源信号，第十八晶体管的控制端接收写入使能信号。

30、本申请提供的半导体存储器，由第一放大模块和第二放大模块放大本地数据线和互补本地数据线上的电压差，提高本地数据线和互补本地数据线上的电压放大速率，缩短数据放大时间，使本地数据线和互补本地数据线上的电压差更大，再经过第一晶体管和第二晶体管进一步反向放大或者反向采样后被传输至全局数据线和互补全局数据线，减少由于经过第一晶体管和第二晶体管进一步放大后的电压差比较小而导致数据传输错误的风险。无需设置尾管来调整第一晶体管和第二晶体管之间的电流，简化第一读出电路的结构。由于本地数据线和互补本地数据线上的电压放大速率得到提高，能够缩短数据放大时间，提升读写效率。也就是本申请可以既提高数据传输准确率，又提升读写效率。

技术特征：

1.一种半导体存储器，其特征在于，包括：第一放大模块、第二放大模块以及第一读出电路；

2.根据权利要求1所述的半导体存储器，其特征在于，所述第一放大模块接收第一电源信号，所述第二放大模块接收第二电源信号，所述第一电源信号的电压大于所述第二电源信号电压，所述第一放大模块和所述第二放大模块形成所述第一电源信号到所述第二电源信号的电流路径。

3.根据权利要求2所述的半导体存储器，其特征在于，所述第一放大模块和所述第二放大模块均接收读写使能信号；所述第一放大模块和所述第二放大模块均用于在所述读写使能信号的控制下放大所述本地数据线和所述互补本地数据线上的电压差。

4.根据权利要求3所述的半导体存储器，其特征在于，所述第二放大模块包括第六晶体管、第七晶体管、第八晶体管和第九晶体管；

5.根据权利要求4所述的半导体存储器，其特征在于，所述第二放大模块还包括第十晶体管，所述第十晶体管的第一端连接所述第六晶体管的第二端，所述第十晶体管的第二端连接所述第七晶体管的第二端，所述第十晶体管处于长期导通状态或者所述第十晶体管的控制端接收所述读写使能信号。

6.根据权利要求1所述的半导体存储器，其特征在于，所述第一读出电路还包括：第十一晶体管和第十二晶体管；

7.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括第一写入电路或者第二写入电路；

8.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括第一写入电路和第二写入电路；

9.根据权利要求8所述的半导体存储器，其特征在于，在所述半导体存储器连续写多比特数据期间，所述写入使能信号为使能状态；

10.根据权利要求9所述的半导体存储器，其特征在于，所述半导体存储器包括第一均衡电路；

11.根据权利要求8所述的半导体存储器，其特征在于，第一写入电路包括：第十三晶体管、第十四晶体管以及第十五晶体管；

12.根据权利要求8所述的半导体存储器，其特征在于，第二写入电路包括：第十六晶体管、第十七晶体管以及第十八晶体管；

技术总结本申请提供一种半导体存储器，包括：第一放大模块、第二放大模块以及第一读出电路，第一放大模块和第二放大模块均与本地数据线连接，第一放大模块和第二放大模块均与互补本地数据线连接，第一放大模块和第二放大模块均用于放大本地数据线和互补本地数据线上的电压差。第一读出电路包括第一晶体管和第二晶体管，第一晶体管的控制端连接本地数据线，第一晶体管的第一端用于连接互补全局数据线，第一晶体管的第二端连接第三电源信号，第二晶体管的控制端连接互补本地数据线，第二晶体管的第一端用于连接全局数据线，第二晶体管的第二端连接第三电源信号。如此无需设置尾管，可提高放大速度，缩短放大时间，保证数据传输准确性。技术研发人员：尚为兵,王馨笛,韩香云,罗怡菲,周昕宇受保护的技术使用者：长鑫存储技术（西安）有限公司技术研发日：技术公布日：2024/2/21