用于执行训练操作的半导体封装的制作方法

本公开涉及用于执行用于实现多个存储器件的相同操作速度的训练操作的半导体封装。

背景技术：

1、半导体存储器件是通过使用诸如硅、锗、镓砷化物或铟磷化物的半导体实现的存储器件。半导体存储器件基本上可以分为易失性存储器件和非易失性存储器件。易失性存储器件是当供应给该存储器件的电力中断时存储在其中的数据丢失的存储器件。易失性存储器件包括静态随机存取存储器(sram)、动态ram(dram)、同步dram(sdram)等。非易失性存储器件是虽然供应给该存储器件的电力中断但是存储在其中的数据仍保留的存储器件。非易失性存储器件包括只读存储器(rom)、可编程rom(prom)、电prom(eprom)、电可擦除和可编程rom(eeprom)、闪存器件、相变ram(pram)、磁ram(mram)、电阻式ram(rram)、铁电ram(fram)等。

2、通常，对存储器件的访问可以通过控制器执行。例如，在开始读取存储器件的数据之后，主机可以向控制器发送读取命令和地址。控制器可以从存储器件读取数据并且随后向主机发送读取的数据。在开始向存储器件写入数据之后，主机可以向控制器发送写入命令、写入数据和地址。控制器可以将写入数据写入存储器件中。在存储器件的这样的访问过程中，用于选通被输入到存储器件中和从其输出的数据的时钟信号由于工艺、电压、温度(pvt)变化而可能在不同的时间点处生成。因此，需要执行训练操作，所述训练操作调整生成相同时钟信号的时间点。

技术实现思路

1、在一个实施例中，一种半导体封装可以包括：第一存储器件，其被配置为在开始训练操作之后输出主数据；以及第二存储器件，其被配置为在开始所述训练操作之后基于所述主数据采样内部数据，被配置为当所述主数据被输出的时间点和所述内部数据被输出的时间点变为相同时存储调整所述内部数据被输出的时间点的测试码，以及被配置为当所述训练操作终止时对存储的测试码进行编程。

2、在另一实施例中，一种半导体封装可以包括：第一存储器件，其被配置为在开始训练操作之后基于主数据采样第一内部数据，以及被配置为当所述主数据被输出的时间点和所述第一内部数据被输出的时间点变为相同时将测试码编程在多个电熔丝中，所述测试码调整所述第一内部数据被输出的时间点；以及第二存储器件，其被配置为在开始所述训练操作之后基于所述主数据采样第二内部数据，以及被配置为当所述主数据被输出的时间点和所述第二内部数据被输出的时间点变为相同时将测试码编程在多个电熔丝中，所述测试码调整所述第二内部数据被输出的时间点。

3、在又一实施例中，一种半导体封装可以包括：控制器，其被配置为在开始训练操作之后输出具有相同的逻辑电平组合的芯片id，以及被配置为输出被顺序地计数的测试码；以及半导体器件，其具有多个存储器件。在开始所述训练操作之后所述多个存储器件基于所述芯片id被同时使能，以及当多个内部数据被输出的时间点和主数据被输出的时间点通过基于所述测试码调整延迟而变为相同时，所述多个存储器件对相应的测试码进行编程。

技术特征：

1.一种半导体封装，包括：

2.根据权利要求1所述的半导体封装，其中，所述第一存储器件和所述第二存储器件的操作速度彼此不同。

3.根据权利要求1所述的半导体封装，其中，所述第一存储器件和所述第二存储器件在开始所述训练操作之后被同时使能。

4.根据权利要求1所述的半导体封装，其中，所述第一存储器件包括：

5.根据权利要求4所述的半导体封装，其中，在开始所述训练操作之后，所述第一内部时钟具有固定延迟。

6.根据权利要求1所述的半导体封装，其中，所述第二存储器件包括：

7.根据权利要求6所述的半导体封装，其中，在开始所述训练操作之后，所述测试码被顺序地计数以减小所述第二内部时钟的延迟。

8.根据权利要求6所述的半导体封装，其中，所述第二时钟生成电路包括：

9.根据权利要求8所述的半导体封装，其中：

10.一种半导体封装，包括：

11.根据权利要求10所述的半导体封装，其中，所述训练操作是将所述主数据被输出的时间点和所述第一内部数据以及所述第二内部数据被输出的时间点调整为相同的操作。

12.根据权利要求10所述的半导体封装，其中，在开始所述训练操作之后所述主数据在相同的时间点被输入到所述第一存储器件和所述第二存储器件。

13.根据权利要求10所述的半导体封装，其中，所述第一存储器件包括：

14.根据权利要求13所述的半导体封装，其中，所述第一时钟生成电路包括：

15.根据权利要求14所述的半导体封装，其中：

16.根据权利要求10所述的半导体封装，其中，所述第二存储器件包括：

17.根据权利要求16所述的半导体封装，其中，所述第二时钟生成电路包括：

18.根据权利要求17所述的半导体封装，其中：

19.一种半导体封装，包括：

20.根据权利要求19所述的半导体封装，其中：

21.根据权利要求19所述的半导体封装，其中，所述多个存储器件中的每一个包括多个电熔丝，以及在所述训练操作之后当所述多个内部数据被输出的时间点和所述主数据被输出的时间点变为相同时，通过切断所述多个电熔丝而对所述测试码进行编程。

22.根据权利要求19所述的半导体封装，其中，在所述多个存储器件中的每一个中，在开始正常操作之后，用于输出所述多个内部数据的多个内部时钟的延迟基于经编程的测试码而调整。

23.根据权利要求19所述的半导体封装，其中：

技术总结一种半导体封装，包括：第一存储器件，其被配置为在开始训练操作之后输出主数据；以及第二存储器件，其被配置为在开始训练操作之后基于主数据采样内部数据，被配置为当主数据被输出的时间点和内部数据被输出的时间点变为彼此相同时存储调整内部数据被输出的时间点的测试码，以及被配置为当训练操作终止时对存储的测试码进行编程。技术研发人员：李性柱,金容善受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/2/19