一种用于高密度测试芯片地址稳定性的检测方法及装置与流程

本发明属于芯片设计制造领域，尤其涉及一种用于高密度测试芯片地址稳定性的检测方法及装置。

背景技术：

1、高密度测试芯片是指存储容量较大的芯片，可以存储较为复杂的应用程序和数据，存储容量通常从几 mb 到几 gb，甚至 tb。高密度芯片可以存储复杂的应用程序和数据；高密度芯片功耗则较高，适用于需要高性能的设备，如智能手机、笔记本电脑等。在高密度测试芯片中，待测器件数量多，地址位数较大（>10）；另一方面，地址的正确性直接决定的测试结果的正确性；因此监测地址的正确性就非常有必要。高密度测试芯片中，地址信号完全由内部电路产生。由于地址信号直接决定了哪一个待测器件被选中，因此保证地址信号正确稳定，或者能够监测地址信号的正确性和稳定性，是保证测量数据可靠的基础。

2、在现有技术中，对于高密度测试芯片的地址稳定性检验主要是通过直接把全部地址信号引出到焊盘，这样做的问题是占用太多焊盘，浪费芯片面积，降低待测器件密度，并且无法检测地址信号的正确性和准确性。

技术实现思路

1、本发明是为解决上述现有技术的全部或部分问题，提供了一种用于高密度测试芯片地址稳定性的检测方法及装置，以尽可能监测到地址异常情况，并会使得结果的序列无周期并且存在唯一性，提高了检测地址信号的正确性和准确性，同时节省了资源，提高了待测器件的密度。

2、为达到上述目的，本发明的技术方案是这样实现的：

3、本发明第一方面提供一种用于高密度测试芯片地址稳定性的检测方法，包括：获取所述测试芯片的第一地址信号；预定义纠错编码规则；根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；基于所述第一地址信号和所述纠错码，得到第二地址信号；选取所述第二地址信号中的至少一个信号位，得到第三地址信号；将所述第三地址信号连接焊盘监测，得到第一序列信号；根据所述第一序列信号确定所述第一地址信号的稳定性。其中，所述获取所述测试芯片的第一地址信号和所述预定义纠错编码规则的步骤不分先后。

4、基于上述方案，所述预定义纠错编码规则至少包括以下至少之一：编码方式、纠错编码的位数。其中，所述编码方式为奇偶校验、循环冗余校验、低密度奇偶检验编码，turbo码，极化码等中的至少一种。当然，纠错编码也可以同时采用两种以上，此时，纠错编码的位数超过1位。

5、若所述纠错编码的位数为0时，则所述第二地址信号与第一地址信号相同，可直接将所述第一地址信号中的某一位例如最低位引出焊盘，直接得到第一序列信号，若所述纠错编码的位数大于0时，则将所述纠错编码加入所述第一地址信号得到第二地址信号。

6、基于上述方案，所述纠错编码的位数为0时，所述第二地址信号与第一地址信号相同。

7、基于上述方案，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：直接选取所述第二地址信号中对应所述第一地址信号中的最低位，作为第三地址信号。

8、基于上述方案，所述第一地址信号是依次递增或者依次递减，所述第一序列信号呈现的数值是周期序列；根据所述第一序列信号确定所述第一地址的稳定性，包括：当所述第一序列信号是周期序列时，则判断所述第一地址是稳定的。

9、基于上述方案，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：选取所述第二地址信号中对应纠错码的信号位，将所述信号位作为第三地址信号。

10、基于上述方案，根据所述第一序列信号确定所述第一地址的稳定性，包括：基于所述第一序列信号判断所述第一地址在整个测试地址空间中的地址段；通过比较所述第一序列信号与所述地址段是否对应正确，来判断所述第一地址的稳定性。

11、基于上述方案，将所述第三地址信号连接焊盘监测，得到第一序列信号，包括：将所述第三地址信号连接焊盘监测，得到序列长度大于n的第一序列信号；基于所述第一序列信号，能定位所述第一地址在整个测试地址空间中的地址段；所述n的值根据所述测试地址空间和所述纠错编码规则确定。

12、基于上述方案，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：选取所述第二地址信号中对应纠错码的信号位，作为第四地址信号；选取所述第二地址信号中对应所述第一地址信号的至少一个信号位，作为第五地址信号；所述第三地址信号包括所述第四地址信号和第五地址信号。

13、基于上述方案，将所述第三地址信号连接到焊盘监测，得到第一序列信号；根据所述第一序列信号确定所述第一地址的稳定性，包括：将所述第四地址信号连接焊盘监测，得到第二序列信号；将所述第五地址信号连接焊盘监测，得到第三序列信号；利用所述第二序列信号和所述第三序列信号，判断所述第一地址的稳定性。

14、本发明第二方面提供一种用于高密度测试芯片地址稳定性的检测装置，包括：获取模块，用于获取所述测试芯片的第一地址信号；预定义模块，用于预定义纠错编码规则；分析模块，用于根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；第一选取模块，用于基于所述地址信号和所述纠错码，得到第二地址信号；第二选取模块，用于选取所述第二地址信号中的至少一个信号位，得到第三地址信号；建立模块，用于将所述第三地址信号连接焊盘监测，得到第一序列信号；确认模块，用于根据所述第一序列信号确定所述第一地址信号的稳定性。

15、本发明第三方面提供一种电子设备，包括：存储器；处理器，与所述存储器连接，用于通过执行存储在所述存储器上的计算机可执行指令，并能够实现上述任一项提供的用于高密度测试芯片地址稳定性的检测方法。

16、本发明第四方面提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现上述任一项提供的用于高密度测试芯片地址稳定性的检测方法。

17、与现有技术相比，本发明的主要有益效果：通过将局部的地址信号引出焊盘从而实现地址检测功能，同时对芯片内部地址信号进行纠错编码，对地址检测功能进行二次验证，从而实现检测出所有地址的正确性，提高了检测结果的准确性。

技术特征：

1.一种用于高密度测试芯片地址稳定性的检测方法，其特征在于，包括：

2.一种根据权利要求1所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述预定义纠错编码规则至少包括以下至少之一：

3.一种根据权利要求2所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述纠错编码的位数为0时，所述第二地址信号与第一地址信号相同。

4.一种根据权利要求3所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：

5.一种根据权利要求3所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述第一地址信号是依次递增或者依次递减，所述第一序列信号呈现的数值是周期序列；

6.一种根据权利要求1所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：

7.一种根据权利要求6所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，根据所述第一序列信号确定所述第一地址的稳定性，包括：

8.一种根据权利要求7所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，将所述第三地址信号连接焊盘监测，得到第一序列信号，包括：

9.一种根据权利要求1所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述选取所述第二地址信号中的至少一个信号位，作为第三地址信号，包括：

10.一种根据权利要求9所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，将所述第三地址信号连接到焊盘监测，得到第一序列信号；根据所述第一序列信号确定所述第一地址的稳定性，包括：

11.根据权利要求2所述的用于高密度测试芯片地址稳定性的检测方法，其特征在于，所述编码方式为奇偶校验、循环冗余校验、低密度奇偶检验编码，turbo码，极化码中的至少一种。

12.一种用于高密度测试芯片地址稳定性的检测装置，其特征在于，包括：

13.一种电子设备，其特征在于，包括：

14.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现权利要求1至11任一项提供的用于高密度测试芯片地址稳定性的检测方法。

技术总结本发明提供了一种用于高密度测试芯片地址稳定性的检测方法及装置，包括：获取所述测试芯片的第一地址信号；预定义纠错编码规则；根据所述纠错编码规则，基于所述第一地址信号进行编码，得到纠错码；基于所述第一地址信号和所述纠错码，得到第二地址信号；选取所述第二地址信号中的至少一个信号位，得到第三地址信号；将所述第三地址信号连接焊盘监测，得到第一序列信号；根据所述第一序列信号确定第一地址信号的稳定性。本发明利用有限的与地址相关的信息监测内部地址正确性与稳定性，通过这种方式能够更高效实现检测，同时节省了焊盘资源，提高了待测器件的密度。技术研发人员：蓝帆,俞姚杰,杨璐丹,潘伟伟受保护的技术使用者：杭州广立微电子股份有限公司技术研发日：技术公布日：2024/2/19