半导体存储器的制作方法

本申请涉及但不限定于一种半导体存储器。

背景技术：

1、随着手机、平板、个人计算机等电子设备的普及，半导体存储器技术也得到了快速的发展。

2、在动态随机存取存储器（dynamic random access memory，dram）中，设有放大电路，通过放大电路放大电压差，实现对存储单元中读出或者写入数据。对于放大电路的改进可以提升存储器的性能。

技术实现思路

1、本申请提供一种半导体存储器，包括：第一放大模块、第一控制管、第二控制管以及第二放大模块；第一放大模块的至少部分电路结构与第二放大模块的至少部分电路结构相同；

2、第一放大模块与位线和互补位线连接，用于放大位线和互补位线之间的电压差；

3、第二放大模块与本地数据线和互补本地数据线连接，用于放大本地数据线和互补本地数据线之间的电压差；

4、本地数据线通过第一控制管与位线连接，互补本地数据线通过第二控制管与互补位线连接，第一控制管的控制端和第二控制管的控制端接收列选择信号。

5、本申请提供的半导体存储器，包括第一放大模块、第二放大模块、第一控制管和第二控制管，第一放大模块用于放大位线和互补位线上的电压差，第二放大模块用于放大本地数据线和互补本地数据线上的电压差，位线和本地数据线之间通过第一控制管连接，互补位线和互补本地数据线之间通过第二控制管连接，如此实现位线和互补位线上数据与本地数据线和互补本地数据线上数据的传输，通过设置第一放大模块的至少部分电路结构与第二放大模块的至少部分电路结构相同，使得第一放大模块的版图结构和第二放大模块的版图结构相似，可以采用统一的制备工艺进行器件制备，降低工艺难度。

技术特征：

1.一种半导体存储器，其特征在于，包括：第一放大模块、第一控制管、第二控制管以及第二放大模块；所述第一放大模块的至少部分电路结构与第二放大模块的至少部分电路结构相同；

2.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器包括多个第一放大区域，所述第一放大区域中设置有所述第一放大模块；

3.根据权利要求2所述的半导体存储器，其特征在于，所述半导体存储器还包括第一驱动电路，所述第一驱动电路与所述第一放大模块连接，所述第一驱动电路用于提供电源信号；

4.根据权利要求3所述的半导体存储器，其特征在于，所述半导体存储器还包括第二驱动电路，所述第二驱动电路与所述第一放大模块连接；

5.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括第三控制管和第四控制管；

6.根据权利要求5所述的半导体存储器，其特征在于，所述半导体存储器包括多个并联的所述第三控制管和多个并联的所述第四控制管；

7.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器还包括第三控制管、第五控制管和第六控制管；

8.根据权利要求1所述的半导体存储器，其特征在于，所述半导体存储器包括多个所述第二放大模块，多个所述第二放大模块连接同一所述本地数据线以及同一所述互补本地数据线。

9.根据权利要求8所述的半导体存储器，其特征在于，所述第二放大模块包括第一晶体管、第二晶体管、第七晶体管以及第八晶体管；

10.根据权利要求9所述的半导体存储器，其特征在于，所述第二放大模块还包括第五晶体管和第六晶体管；

11.根据权利要求10所述的半导体存储器，其特征在于，所述第二放大模块包括第三晶体管和第四晶体管；

12.根据权利要求9所述的半导体存储器，其特征在于，所述半导体存储器还包括均衡电路；

技术总结本申请提供一种半导体存储器，包括：第一放大模块、第一控制管、第二控制管以及第二放大模块；第一放大模块的至少部分电路结构与第二放大模块的至少部分电路结构相同，第一放大模块与位线和互补位线连接，用于放大位线和互补位线之间的电压差，第二放大模块与本地数据线和互补本地数据线连接，用于放大本地数据线和互补本地数据线之间的电压差，本地数据线通过第一控制管与位线连接，互补本地数据线通过第二控制管与互补位线连接，第一控制管的控制端和第二控制管的控制端接收列选择信号。使得第一放大模块的版图结构和第二放大模块的版图结构相似，可以采用统一的制备工艺进行器件制备，降低工艺难度。技术研发人员：尚为兵,高毅成受保护的技术使用者：长鑫存储技术（西安）有限公司技术研发日：技术公布日：2024/2/19