半导体存储装置的制作方法

本发明涉及一种存储装置，尤其涉及一种具有多存储组(multi-bank)的半导体存储装置。

背景技术：

1、在具有多存储组的动态随机存取内存(dynamic random access memory，dram)中，需要使用译码电路来进行译码，以确保同时只会对于一个存储组做读取或写入的动作。列译码器可以共享，以节省布局面积。然而，传统的译码电路所需的晶体管数量较多，所占的空间也较大，容易造成绕线的空间限制，或是效能的降低。因此，如何使译码电路所占的空间下降，并且维持好的效能，是本领域设计者的一大课题。

技术实现思路

1、本发明提供一种半导体存储装置，可改良译码电路的架构，以降低所需的晶体管数量。

2、本发明的半导体存储装置包括多个存储组。每个存储组包括第一存储单元、第二存储单元、选择电路以及译码电路。第一存储单元耦接第一位线。第二存储单元耦接第二位线。选择电路经由第一位线及第二位线分别耦接第一存储单元及第二存储单元，并根据第一开关信号以及第二开关信号选择要进行操作的存储单元。译码电路耦接选择电路，并根据存储组选择信号、第一局域列选择信号以及第二局域列选择信号，产生第一开关信号以及第二开关信号。

3、基于上述，在本发明的半导体存储装置的译码电路中，可将传统的电源电压置换成存储组选择信号，并且搭配可额外产生放电到地的路径的放电晶体管来进行动作。由此，能够补足将电源电压置换成存储组选择信号而容易产生不完整的低逻辑电平的弱点，不仅可降低晶体管的数量以及所占的空间，同时还能维持好的效能。

4、为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。

技术特征：

1.一种半导体存储装置，其特征在于，包括多个存储组，各所述多个存储组包括：

2.根据权利要求1所述的半导体存储装置，其特征在于，所述存储组选择信号包括第一存储组选择信号以及第二存储组选择信号，所述第一存储组选择信号的逻辑电平与所述第二存储组选择信号的逻辑电平相反，所述译码电路包括：

3.根据权利要求2所述的半导体存储装置，其特征在于，所述译码电路还包括：

4.根据权利要求3所述的半导体存储装置，其特征在于，在未被选择的存储组中，对应的所述放电晶体管导通而同步拉低对应的所述第一开关信号及所述第二开关信号。

5.根据权利要求3所述的半导体存储装置，其特征在于，在被选择的存储组中，对应的所述放电晶体管断开，而由所述第一反相器及所述第二反相器分别根据所述第一局域列选择信号及所述第二局域列选择信号来决定对应的所述第一开关信号及所述第二开关信号的逻辑电平。

6.根据权利要求2所述的半导体存储装置，其特征在于，所述第一反相器包括：

7.根据权利要求1所述的半导体存储装置，其特征在于，所述半导体存储装置根据所述存储组选择信号选择要进行操作的存储组。

8.根据权利要求1所述的半导体存储装置，其特征在于，所述多个存储组的所述译码电路共享相同的所述第一局域列选择信号及所述第二局域列选择信号。

9.根据权利要求1所述的半导体存储装置，其特征在于，还包括：

10.根据权利要求9所述的半导体存储装置，其特征在于，所述选择电路包括：

技术总结本发明提供一种半导体存储装置，其包括多个存储组。每个存储组包括第一存储单元、第二存储单元、选择电路以及译码电路。选择电路经由第一位线及第二位线分别耦接第一存储单元及第二存储单元，并根据第一开关信号以及第二开关信号选择要进行操作的存储单元。译码电路根据存储组选择信号、第一局域列选择信号以及第二局域列选择信号，产生第一开关信号以及第二开关信号。技术研发人员：詹凯霖,张昆辉受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/2/19