包括存储器管芯堆叠的半导体封装的制作方法

背景技术：

1、本发明构思涉及一种半导体装置，并且更具体地，涉及一种半导体封装，其中堆叠具有由低位字节和高位字节共享的时钟信号的存储器芯片。

2、电子装置的硬件配置正变得越来越复杂，因为它们包括多个半导体集成电路(或半导体芯片)。电子装置使用动态随机存取存储器(dram)作为操作存储器或主存储器并且使用存储装置作为存储介质，以便存储主机所使用的数据或指令和/或执行计算操作。存储装置包括多个非易失性存储器(nvm)。

3、降低电子装置的功耗可能很重要。存储器系统功率可能是电子装置的功率预算中的重要因素，并且占有总系统功率的相当大部分。存储器系统包括具有在多个单独的dram芯片上实施的dram的存储器。一些半导体装置可以包括多个dram芯片和存储器控制器。存储器控制器可以因诸如功率控制、寻址/存储器存取等问题而将多个dram芯片中的单独dram芯片分成逻辑组和/或物理组。例如，多个dram芯片可以被包括在多个列(rank)中的一者中，并且可以分成目标列和非目标列。目标列可以包括根据存储器请求来执行存储器存取的dram芯片，并且非目标列可以包括不执行存储器存取的dram芯片。

4、在诸如智能电话、平板个人计算机(pc)和超极本的移动电子装置中使用低功率双倍数据速率同步dram(lpddr sdram)。随着移动操作系统(os)的容量增加以支持在移动电子装置中执行的多任务操作，需要具有低功耗特性且同时具有高速操作性能和大容量的移动电子装置。因此，为了提供高度集成且大容量的lpddr sdram，可以使用多芯片封装(mcp)以将多个存储器管芯(die)堆叠在一个封装中。

5、在包括多个存储器管芯的堆叠的mcp中，存储器芯片常规地通过引线接合方案彼此连接并连接到封装基板，以实现电连接结构。

技术实现思路

1、如在本发明构思的一个或多个实施例中表明，本发明构思提供了一种半导体封装，所述半导体封装包括存储器管芯堆叠，所述存储器管芯堆叠具有由低位字节和高位字节共享的时钟信号。

2、根据本发明构思的一方面，一种存储器管芯包括：第一时钟电路，所述第一时钟电路被配置为生成用于构成所述存储器管芯的数据宽度的低位字节和高位字节的读时钟信号；以及多个第一管芯接合焊盘，所述多个第一管芯接合焊盘对应于包括所述存储器管芯的存储器系统的一定数量的列，其中所述多个第一管芯接合焊盘中的每一者被配置为连接到所述存储器管芯所属的列，其中所述第一时钟电路连接到所述多个第一管芯接合焊盘中对应列的管芯接合焊盘。

3、根据本发明构思的另一方面，一种半导体封装包括：封装基板；存储器管芯堆叠，所述存储器管芯堆叠安装在所述封装基板上并且包括多个存储器管芯的堆叠，其中所述多个存储器管芯包括第一列的存储器管芯和第二列的存储器管芯；第一引线接合，所述第一引线接合连接所述第一列的所述存储器管芯；以及第二引线接合，所述第二引线接合连接所述第二列的所述存储器管芯。所述多个存储器管芯中的每一者包括：第一时钟电路，所述第一时钟电路被配置为生成用于构成数据宽度的低位字节和高位字节的读时钟信号；第一管芯接合焊盘，所述第一管芯接合焊盘被配置为传送所述第一列的读时钟信号；以及第二管芯接合焊盘，所述第二管芯接合焊盘被配置为传送所述第二列的读时钟信号，其中所述第一时钟电路连接到所述第一管芯接合焊盘和所述第二管芯接合焊盘中的被配置为传送对应存储器管芯所属的列的所述读时钟信号的管芯接合焊盘。

4、根据本发明构思的另一方面，一种半导体封装包括：封装基板；以及存储器管芯堆叠，所述存储器管芯堆叠安装在所述封装基板上并且包括多个存储器管芯的堆叠，其中所述多个存储器管芯包括多个列，所述多个存储器管芯中的每一者包括：时钟电路，所述时钟电路被配置为生成用于构成数据宽度的低位字节和高位字节的读时钟信号；以及多个第一管芯接合焊盘，所述多个第一管芯接合焊盘对应于一定数量的列，所述多个第一管芯接合焊盘中的每一者被配置为连接到对应的存储器管芯所属的列，其中所述时钟电路连接到所述多个第一管芯接合焊盘中的管芯接合焊盘。

技术特征：

1.一种存储器管芯，包括：

2.根据权利要求1所述的存储器管芯，其中所述第一时钟电路和所述存储器管芯的所述多个第一管芯接合焊盘中的所述管芯接合焊盘通过所述存储器管芯的最高金属层连接在一起。

3.根据权利要求1所述的存储器管芯，其中所述第一时钟电路和所述存储器管芯的所述多个第一管芯接合焊盘中的所述管芯接合焊盘通过所述存储器管芯的重新分布层连接在一起。

4.根据权利要求1所述的存储器管芯，还包括：

5.根据权利要求1所述的存储器管芯，其中所述数据宽度包括12位，并且所述低位字节和所述高位字节中的每一者包括6位。

6.根据权利要求1所述的存储器管芯，其中所述数据宽度包括8位，并且所述低位字节和所述高位字节中的每一者包括4位。

7.根据权利要求1所述的存储器管芯，其中所述数据宽度包括16位，并且所述低位字节和所述高位字节中的每一者包括8位。

8.一种半导体封装，包括：

9.根据权利要求8的半导体封装，其中在所述多个存储器管芯中的每一者中，所述时钟电路和所述管芯接合焊盘通过所述多个存储器管芯中的所述对应存储器管芯的最高金属层连接在一起。

10.根据权利要求8的半导体封装，其中在所述多个存储器管芯中的每一者中，所述时钟电路和所述管芯接合焊盘通过所述多个存储器管芯中的所述对应存储器管芯的重新分布层进行连接。

11.根据权利要求8所述的半导体封装，其中所述多个存储器管芯中的每一者还包括：

12.根据权利要求8所述的半导体封装，其中在所述存储器管芯堆叠中，所述第一列的所述存储器管芯和所述第二列的所述存储器管芯中的每一者交替地堆叠并且以连续偏移的台阶状配置进行堆叠。

13.根据权利要求8所述的半导体封装，其中所述封装基板包括：

14.根据权利要求8所述的半导体封装，其中所述数据宽度包括12位，并且所述低位字节和所述高位字节中的每一者包括6位。

15.根据权利要求8所述的半导体封装，其中所述数据宽度包括8位，并且所述低位字节和所述高位字节中的每一者包括4位。

16.根据权利要求8所述的半导体封装，其中所述数据宽度包括16位，并且所述低位字节和所述高位字节中的每一者包括8位。

17.一种半导体封装，包括：

18.根据权利要求17所述的半导体封装，其中在所述多个存储器管芯中的每一者中，所述时钟电路和所述多个第一管芯接合焊盘中的所述管芯接合焊盘通过所述存储器管芯的最高金属层连接在一起。

19.根据权利要求17所述的半导体封装，其中在所述多个存储器管芯中的每一者中，所述时钟电路和所述存储器管芯的多个第一管芯接合焊盘中的所述管芯接合焊盘通过所述存储器管芯的重新分布层连接在一起。

20.根据权利要求17所述的半导体封装，其中所述数据宽度包括12位，并且所述低位字节和所述高位字节中的每一者包括6位。

技术总结一种半导体封装包括存储器管芯堆叠，所述存储器管芯堆叠具有由低位字节和高位字节共享的时钟信号。构成所述半导体封装的存储器管芯堆叠的多个存储器管芯中的每一者包括：第一时钟电路，被配置为生成用于构成所述存储器管芯的数据宽度的低位字节和高位字节的读时钟信号；以及多个第一管芯接合焊盘，所述多个第一管芯接合焊盘对应于包括所述存储器管芯的存储器系统的一定数量的列，并且为每个列设置所述多个第一管芯接合焊盘中的每一者。所述第一时钟电路连接到所述多个第一管芯接合焊盘中对应于所述存储器管芯所属的列的管芯接合焊盘。技术研发人员：严泳度,吴台荣,薛昊锡受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/2/6