半导体装置的制作方法

本专利文件涉及存储器电路或装置以及它们在电子装置或系统中的应用。

背景技术：

1、最近，随着电子设备趋向于小型化、低功耗、高性能、多功能性等，本领域要求能够将信息存储在诸如计算机、便携式通信装置等的各种电子设备中的半导体装置，并对半导体装置进行了研究。这些半导体装置包括存储装置，这些装置可以利用根据施加的电压或电流在不同电阻状态之间切换的特性来存储数据，例如电阻随机存取存储器(rram)、相变随机存取存储器(pram)、铁电随机存取存储器(fram)、磁随机存取存储器(mram)、电熔丝等。

技术实现思路

1、在一个实施例中，一种半导体装置可以包括：第一衬底结构，其包括第一衬底；第一字线、第一位线、第二位线、第二字线、第三字线、第三位线、第四位线和第四字线，其在垂直方向上顺序地布置在所述第一衬底之上；第一存储单元、第二存储单元、第三存储单元和第四存储单元，所述第一存储单元设置在所述第一字线与所述第一位线之间，所述第二存储单元设置在所述第二字线与所述第二位线之间，所述第三存储单元设置在所述第三字线与所述第三位线之间，所述第四存储单元设置在所述第四字线与所述第四位线之间；以及第二衬底结构，其设置在所述第一衬底结构之上并且包括第二衬底，其中，所述第一字线和第二字线与所述第一位线和所述第二位线连接至包括在所述第一衬底中的第一驱动电路，其中，所述第三字线和所述第四字线与所述第三位线和所述第四位线连接至包括所述第二衬底中的第二驱动电路。

技术特征：

1.一种半导体装置，其包括：

2.根据权利要求1所述的半导体装置，其中，所述第二字线和所述第三字线彼此电绝缘，并且

3.根据权利要求2所述的半导体装置，其中，所述第一接合焊盘和所述第二接合焊盘设置在垂直方向上实质上相同的水平处。

4.根据权利要求2所述的半导体装置，其中，所述第二衬底结构还包括设置在所述第二衬底之下的第七接触结构和第八接触结构，以及分别设置在所述第七接触结构和所述第八接触结构之下的第四接合焊盘和第五接合焊盘。

5.根据权利要求4所述的半导体装置，其中，所述第一接合焊盘直接接合至所述第四接合焊盘，并且所述第二接合焊盘直接接合至所述第五接合焊盘上。

6.根据权利要求4所述的半导体装置，其中，所述第一衬底结构和所述第二衬底结构的每一个还包括单元区，以及分别设置在单元区第一方向上的相对侧的第一字线驱动电路区和第二字线驱动电路区，所述单元区中布置有所述第一存储单元、所述第二存储单元、所述第三存储单元和所述第四存储单元，

7.根据权利要求4所述的半导体装置，其中，所述第一衬底结构和所述第二衬底结构的每一个还包括单元区，与所述单元区重叠的第一字线驱动电路区，以及设置在所述单元区第一方向上的相对侧的任意一侧的第二字线驱动电路区，所述单元区中布置有所述第一存储单元、所述第二存储单元、所述第三存储单元和所述第四存储单元，

8.根据权利要求1所述的半导体装置，其中，所述第一位线和所述第二位线彼此电连接，并且所述第三位线和所述第四位线彼此电连接，以及

9.根据权利要求8所述的半导体装置，其中，所述第二衬底结构还包括设置在所述第二衬底之下的第九接触结构和设置在所述第九接触结构之下的第六接合焊盘。

10.根据权利要求9所述的半导体装置，其中，所述第三接合焊盘直接接合至所述第六接合焊盘。

11.根据权利要求9所述的半导体装置，其中，所述第一衬底结构和所述第二衬底结构的每一个还包括单元区，以及分别设置在所述单元区第二方向上的相对侧的第一位线驱动电路区和第二位线驱动电路区，所述单元区中布置有所述第一存储单元、所述第二存储单元、所述第三存储单元和所述第四存储单元，

12.根据权利要求2所述的半导体装置，其中，所述第一位线和所述第二位线彼此电连接，并且所述第三位线和所述第四位线彼此电连接，并且

13.根据权利要求12所述的半导体装置，其中，所述第一接合焊盘、所述第二接合焊盘和所述第三接合焊盘设置在所述垂直方向上实质上相同的水平处。

14.根据权利要求12所述的半导体装置，其中，所述第二衬底结构还包括设置在所述第二衬底之下的第七接触结构、第八接触结构和第九接触结构，以及分别设置在所述第七接触结构、所述第八接触结构和所述第九接触结构之下的第四接合焊盘、第五接合焊盘和第六接合焊盘。

15.根据权利要求14所述的半导体装置，其中，所述第一接合焊盘直接接合至所述第四接合焊盘，所述第二接合焊盘直接接合至所述第五接合焊盘，所述第三接合焊盘直接至所述第六接合焊盘。

16.根据权利要求15所述的半导体装置，其中，所述第一衬底结构包括在所述第一接合焊盘、所述第二接合焊盘和所述第三接合焊盘之间填充空间的第一绝缘材料，并且所述第二衬底结构包括在所述第四接合焊盘、所述第五接合焊盘和所述第六接合焊盘之间填充空间的第二绝缘材料，所述第一绝缘材料直接接合至所述第二绝缘材料。

17.根据权利要求14所述的半导体装置，其中，所述第一衬底结构和所述第二衬底结构的每一个还包括单元区，分别设置在所述单元区第一方向上的相对侧的第一字线驱动电路区和第二字线驱动电路区，以及分别设置在所述单元区的与所述第一方向交叉的第二方向上的相对侧的第一位线驱动电路和第二位线驱动电路区，所述单元区中布置有所述第一存储单元、所述第二存储单元、所述第三存储单元和所述第四存储单元，

18.根据权利要求14所述的半导体装置，其中，所述第一衬底结构和所述第二衬底结构的每一个包括单元区，与所述单元区重叠的第一字线驱动电路区，设置在所述单元区第一方向上的相对侧中的任意一侧的第二字线驱动电路区，以及分别设置在所述单元区的与所述第一方向交叉的第二方向上的相对侧的第一位线驱动电路区和第二位线驱动电路区，所述单元区中布置有所述第一存储单元、所述第二存储单元、所述第三存储单元和所述第四存储单元，

19.根据权利要求1所述的半导体装置，其中，所述第一衬底结构还包括插置在所述第二字线与所述第三字线之间的绝缘材料。

20.根据权利要求1所述的半导体装置，其中，所述第一位线和所述第二位线彼此直接接触，并且所述第三位线和所述第四位线彼此直接接触。

技术总结一种半导体装置可以包括：第一衬底结构，其包括：第一衬底；第一字线、第一位线、第二位线、第二字线、第三字线、第三位线、第四位线和第四字线，它们在垂直方向上顺序地布置在第一衬底之上；以及第一存储单元、第二存储单元、第三存储单元和第四存储单元，第一存储单元设置在第一字线与第一位线之间，第二存储单元设置在第二字线与第二位线之间，第三存储单元设置在第三字线与第三位线之间，第四存储单元设置在第四字线与第四位线之间；以及第二衬底结构，其设置在第一衬底结构之上并且包括第二衬底。技术研发人员：禹卓均受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/2/1