半导体设备的制作方法

本发明涉及一种半导体设备，并且更具体地，涉及一种具有用于以循环方式更新存储在预定地址范围中的数据的环形缓冲器的半导体设备。

背景技术：

1、在对按时间连续传输的流数据执行信息处理的半导体设备中，操作包括用于捕获流数据的核心时钟和在半导体设备中执行特定处理的信息处理单元的系统的总线时钟或系统时钟的频率通常不同。因此，此类半导体设备具有诸如环形缓冲器的速度差异吸收功能，以便吸收流数据获取单元和信息处理单元之间的速度差异。因此，在专利文献1中公开了环形缓冲器的示例。

2、[专利文献1]日本未审查专利申请公开第2010-160653号

3、专利文献1中描述的环形缓冲电路包括具有由n位指定的地址的引导/写入存储器、用于计数n+1位格雷码的读取/写入存储器的写入地址计数器指针和读取地址计数器指针、以及用于将由写入和读取地址计数器指针输出的n+1位格雷码转换成可以直接指定为读取/写入存储器的读取/写入地址的n位地址的写入和读取地址转换电路。

技术实现思路

1、然而，当通过停止用于操作信息处理单元(诸如总线时钟)来降低功耗时，例如，在其中记录了无声的无效数据作为流数据来输入的情况下，出现了数据在开始供应总线时钟和返回信息处理单元的操作所需的时间内消失的问题。也就是说，专利文献1中描述的环形缓冲器电路具有难以降低半导体设备的功耗的问题。

2、从本说明书和附图的描述中，其他目的和新颖特征将变得显而易见。

3、根据实施例的半导体设备包括：电平检测单元，当由流数据指示的值超过阈值条件值时，该电平检测单元使电平检测信号ld有效；环形缓冲器，将从流数据生成的内部数据循环地存储在预定地址范围内设置的存储区域中；数据处理单元，利用总线时钟执行操作，并且使用从缓冲器获取的内部数据来执行数据处理；以及地址调整单元，根据总线时钟的生成的开始，将指示环形缓冲器的读取开始位置的读取地址调整到变成与环形缓冲器的写入地址的预定差异的位置并且在电平检测信号处于有效状态的时段期间生成总线时钟。

4、在根据一个实施例的半导体设备中，可以降低功耗。

技术特征：

1.一种半导体设备，包括：

2.根据权利要求1所述的半导体设备，

3.根据权利要求2所述的半导体设备，其中所述地址调整电路被配置为控制所述读取指针生成电路输出指针值作为所述读取指针，所述指针值通过从所述写入指针中减去小于所述预定地址范围的所述大小的预定值而获得。

4.根据权利要求2所述的半导体设备，还包括读取同步比较电路，所述读取同步比较电路计算所述写入指针和所述读取指针之间的差异，作为所述存储电路中的所述内部数据的数据累积量。

5.根据权利要求4所述的半导体设备，还包括被配置为存储所述数据累积量的数据累积量寄存器，

6.根据权利要求2所述的半导体设备，其中所述核心时钟与所述总线时钟异步。

7.根据权利要求6所述的半导体设备，还包括：

8.根据权利要求6所述的半导体设备，还包括：时钟切换电路，被配置为：

9.根据权利要求1所述的半导体设备，还包括总线时钟供应状态通知寄存器，所述总线时钟供应状态通知寄存器指示所述总线时钟供应信号的逻辑状态，所述总线时钟供应信号通知所述总线时钟生成电路进行操作，

10.根据权利要求9所述的半导体设备，其中当所述总线时钟供应信号指示所述总线时钟正在被供应时，所述地址调整电路调整所述读取指针。

技术总结本公开的各实施例涉及半导体设备。根据实施例，一种半导体设备包括：电平检测单元，当由流数据指示的值超过阈值条件值时，该电平检测单元使电平检测信号LD有效；环形缓冲器，将从该流数据生成的内部数据循环地存储在预定地址范围内设置的存储区域中；数据处理单元，利用总线时钟执行操作，并且使用从该环形缓冲器获取的该内部数据来执行数据处理；以及地址调整单元，根据总线时钟的生成的开始的时刻，将指示该环形缓冲器的读取开始位置的读取地址调整到与该环形缓冲器的写入地址成为预定差异的位置，并且在该电平检测信号LD有效的时段期间生成该总线时钟。技术研发人员：池田基茂受保护的技术使用者：瑞萨电子株式会社技术研发日：技术公布日：2024/1/15