半导体存储器件的制作方法

本公开的示例实现方式涉及存储器，并且更具体地，涉及半导体存储器件和存储模块。

背景技术：

1、可以使用诸如硅(si)、锗(ge)、砷化镓(gaas)、磷化铟(inp)等半导体来实现存储器件。存储器件通常分为易失性存储器件和非易失性存储器件。

2、易失性存储器件是指当电源关闭时其中存储的数据丢失的存储器件。另一方面，非易失性存储器件是指当电源关闭时保留存储的数据的存储器件。由于作为一种易失性存储器件的动态随机存取存储器(dram)具有较高的存取速度，因此dram被广泛用作计算系统的工作存储器、缓冲存储器、主存储器等。

3、为了高性能和大容量，多个存储芯片(例如dram)与存储模块一起实现。

技术实现思路

1、示例实现方式提供了一种存储控制器，能够根据存储控制器的中央处理单元(cpu)的类型来对映射关系进行编程。

2、示例实现方式提供了一种存储模块，能够根据存储控制器的cpu的类型来对映射关系进行编程。

3、根据一些示例实现方式，半导体存储器件包括存储单元阵列、数据输入/输出(i/o)缓冲器、i/o选通电路和控制逻辑电路。存储单元阵列包括沿第一方向和与第一方向交叉的第二方向布置的多个子阵列块，并且多个子阵列块中的每一个子阵列块包括多个存储单元。数据i/o缓冲器通过多个i/o焊盘与外部存储控制器交换用户数据。i/o选通电路通过多条数据总线连接到数据i/o缓冲器，并通过多条数据i/o线连接到存储单元阵列，接收映射控制信号，以及基于映射控制信号，设置存储用户数据的多个子阵列块与传送用户数据的多个i/o焊盘之间的映射关系。控制逻辑电路基于指示存储控制器的中央处理单元(cpu)的类型的标识符信息，产生映射控制信号。

4、根据一些示例实现方式，存储模块包括多个数据存储器、第一纠错码(ecc)存储器和第二ecc存储器。多个数据存储器中的每一个数据存储器存储用户数据集中包括的用户数据。第一ecc存储器存储基于用户数据集产生的循环冗余校验(crc)数据。多个数据存储器中的每一个数据存储器基于表征存储控制器的中央处理单元(cpu)的标识符信息，设置(i)数据存储器的多个子阵列块与(ii)数据存储器的多个i/o焊盘之间的映射关系，在所述多个子阵列块中存储数据存储器的数据，数据存储器通过多个i/0焊盘连接到存储控制器并且数据通过多个i/o焊盘传送。

5、根据一些示例实现方式，半导体存储器件包括存储单元阵列、数据输入/输出(i/0)缓冲器、i/0选通电路和控制逻辑电路。存储单元阵列包括沿第一方向和与第一方向交叉的第二方向布置的多个子阵列块，并且多个子阵列块中的每一个子阵列块包括多个存储单元。数据i/0缓冲器通过多个i/0焊盘与外部存储控制器交换用户数据。i/o选通电路通过多条数据总线连接到数据i/o缓冲器，并通过多条数据i/0线连接到存储单元阵列，以及基于映射控制信号，对存储用户数据的多个子阵列块与输入/输出用户数据的多个i/o焊盘之间的映射关系进行编程，使得减少由存储控制器中的纠错码(ecc)引擎检测到的不可纠正的错误。控制逻辑电路基于指示存储控制器的中央处理单元(cpu)的类型的标识符信息，产生映射控制信号。i/o选通电路包括第一驱动器和第二驱动器。第一驱动器根据第一映射关系将多条数据i/o线中的第一数据i/0线连接到多条数据总线中的第一数据总线。第二驱动器根据不同于第一映射关系的第二映射关系将第一数据i/0线连接到多条数据总线中的不同于第一数据总线的第二数据总线。

6、根据示例实现方式，由于根据示例实现方式的半导体存储器件可以基于存储控制器的cpu的标识符信息对cpu在i/o选通电路中使用的映射配置进行编程，数据存储器可以用一个核心结构处理至少两种不同的映射配置，并且可以减少由存储控制器的ecc引擎检测到的不可纠正的错误。

技术特征：

1.一种半导体存储器件，包括：

2.根据权利要求1所述的半导体存储器件，其中，所述映射关系与所述多条数据总线和所述多条数据i/o线之间的耦接相关联。

3.根据权利要求1所述的半导体存储器件，其中，所述i/o选通电路被配置为响应于所述标识符信息指示所述cpu为第一类型cpu，将所述映射关系从第一映射关系改变为第二映射关系。

4.根据权利要求1所述的半导体存储器件，其中，所述i/o选通电路被配置为响应于所述标识符信息指示所述cpu为第二类型cpu，使得所述映射关系在三种不同的映射关系之间切换。

5.根据权利要求1所述的半导体存储器件，其中，所述i/o选通电路包括：

6.根据权利要求5所述的半导体存储器件，其中，所述映射信号产生电路被配置为提供所述一对第一映射信号和所述一对第二映射信号，以便在彼此不同的时间处激活所述第一驱动电路和所述第二驱动电路。

7.根据权利要求5所述的半导体存储器件，其中，所述多个子阵列块中的每一个子阵列块包括各自不同的第一数据总线和各自不同的第二数据总线。

8.根据权利要求5所述的半导体存储器件，其中，所述一对第一映射信号包括第一写入映射信号和第一读取映射信号，并且

9.根据权利要求5所述的半导体存储器件，其中，所述一对第二映射信号包括第二写入映射信号和第二读取映射信号，

10.根据权利要求1所述的半导体存储器件，其中，所述i/o选通电路包括：

11.根据权利要求10所述的半导体存储器件，其中，所述映射信号产生电路被配置为提供所述一对第一映射信号和所述一对第二映射信号，以便在彼此不同的时间处激活所述第一驱动电路和所述第二驱动电路，并且

12.根据权利要求10所述的半导体存储器件，其中，所述多个子阵列块中的两个相邻的子阵列块各自包括各自不同的第一数据总线和各自不同的第二数据总线。

13.根据权利要求10所述的半导体存储器件，其中，所述多个子阵列块中的每一个子阵列块包括各自不同的第三数据总线。

14.根据权利要求10所述的半导体存储器件，其中，所述第三驱动电路包括：

15.根据权利要求1所述的半导体存储器件，其中，所述标识符信息指示所述cpu是第一类型cpu或第二类型cpu，并且

16.根据权利要求1所述的半导体存储器件，其中，所述标识符信息指示所述cpu是第一类型cpu或第二类型cpu，并且

17.一种存储模块，包括：

18.根据权利要求17所述的存储模块，其中，所述多个数据存储器中的每一个数据存储器包括：

19.根据权利要求18所述的存储模块，其中：

20.一种半导体存储器件，包括：

技术总结半导体存储器件包括存储单元阵列、数据输入/输出(I/O)缓冲器、I/0选通电路和控制逻辑电路。存储单元阵列包括沿第一方向和第二方向布置的多个子阵列块。数据I/0缓冲器通过I/O焊盘与存储控制器交换用户数据。I/O选通电路通过数据总线连接到数据I/O缓冲器，并且通过数据I/O线连接到存储单元阵列，以及基于映射控制信号，对子阵列块与I/O焊盘之间的映射关系进行编程，从而减少由存储控制器中的纠错码引擎检测到的不可纠正的错误。控制逻辑电路基于指示存储控制器的中央处理单元的类型的标识符信息产生映射控制信号。技术研发人员：金宗哲,申岘昇,辛昊炫,吴台荣,河庆洙受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/22