延迟控制电路、半导体存储装置及其控制方法与流程

本发明是有关于一种信号延迟技术，且特别是有关于一种适用于延迟锁定回路的延迟控制电路、半导体存储装置以及延迟控制方法。

背景技术：

1、动态随机存取存储器(dynamic random access memory，dram)为一种半导体存储装置，其借由将电荷储存在电容器中来储存信息。作为一种易失性存储器装置，在没有被供给电源时，dram所储存的信息会遗失。在现有的dram中，例如日本专利特开2015-35241号公报，设有作为相位同步电路的延迟锁定回路(delay locked loop，dll)电路。dram利用延迟锁定回路来产生内部时脉信号，使得数据信号的输出与外部时脉信号同步。

2、在现有的dram中，为利用dll电路进行时脉的延迟调整，执行包括dll电路的重设动作、dll电路的延迟动作(例如使每一根延迟线活化的同时使外部时脉与内部时脉同步动作)，以及用以表示输入时脉信号与内部时脉信号之间的延迟时脉周期数的n值的检测动作。

3、此处，根据dll电路的延迟动作的锁定时间tdll可以由下述的数学式表示。

4、tint+tdll＝n×tck

5、在上述数学式中，tint表示dll电路中的固有延迟时间，tck表示时脉周期，tdll表示锁定时间。在时脉周期tck变得比固有延迟时间tint更长时，例如因为温度等的影响，如上述数学式所示，由于dll电路的延迟动作，锁定时间tdll也延长了。当锁定时间tdll延长时，延迟动作的整体执行时间也变长了，恐怕会延迟下一个动作的执行时间，或超过dll电路的预先决定的执行时间tdllk。

技术实现思路

1、有鉴于上述课题，本发明提供一种延迟控制电路、半导体存储装置及延迟控制方法，可避免延迟控制电路所执行的n值检测序列超出预定期间，以避免误操作。

2、为了解决上述课题，首先，本发明提供一种延迟控制电路，用以根据输入时脉信号产生作为输出时脉信号的延迟信号，该延迟控制电路包括：n值检测电路，接收该输入时脉信号与该输出时脉信号，且被配置以执行预n值检测动作，该预n值检测动作包括在延迟动作执行前检测从该输入时脉信号到该输出时脉信号为止的延迟时脉周期数作为预延迟时脉周期数；dll控制电路，被配置为根据该输入时脉信号与该输出时脉信号的相位差与该预延迟时脉周期数设定延迟量，且输出用以表示该延迟量的控制信号；以及延迟线电路，被配置以接收该控制信号且根据该控制信号执行该延迟动作，该延迟动作包括基于该延迟量延迟该输入时脉信号并生成该输出时脉信号，使该输入时脉信号与该输出时脉信号同步；其中，在该预延迟时脉周期数不大于预定值时，该dll控制电路被配置为变更该延迟量，使该延迟线电路以快速模式执行该延迟动作，其中，在该预延迟时脉周期数大于该预定值时，该延迟线电路以正常模式执行该延迟动作，其中该正常模式的该延迟量与该快速模式的该延迟量不同。

3、根据本发明所提供的延迟控制电路、延迟控制方法及其半导体存储装置，在进行延迟动作前，n值检测电路检测用以表示延迟动作是否有延长的可能性的预延迟时脉周期数。接下来，在预延迟时脉周期数在预定值以下时，由于预测延迟动作会延长，dll控制电路借由变更延迟量(例如使延迟量的变化率变高)，可避免延迟控制电路所执行的n值检测序列超出预定期间，借以避免误动作。

技术特征：

1.一种延迟控制电路，其特征在于，用以根据输入时脉信号产生作为输出时脉信号的延迟信号，该延迟控制电路包括：

2.如权利要求1所述的延迟控制电路，其特征在于，该快速模式的该延迟量的变化率大于该正常模式的该延迟量的变化率。

3.如权利要求1所述的延迟控制电路，其特征在于，该n值检测电路更被配置为执行n值检测动作，该n值检测动作包括在该延迟动作之后检测从该输入时脉信号到该输出时脉信号为止的延迟时脉周期数。

4.如权利要求1所述的延迟控制电路，其特征在于，在该预延迟时脉周期数不大于预定值时，该延迟锁定回路控制电路被配置为使该快速模式的该延迟量的增加率大于该正常模式的该延迟量的增加率。

5.如权利要求2所述的延迟控制电路，其特征在于，

6.如权利要求5所述的延迟控制电路，其特征在于，

7.如权利要求3所述的延迟控制电路，其特征在于，在该预延迟时脉周期数不大于该预定值时，该n值检测电路不进行该n值检测动作。

8.如权利要求1所述的延迟控制电路，其特征在于，更包括延迟计数器，该n值检测电路被配置为将该预n值检测动作中所检测到的该预延迟时脉周期数或该预延迟时脉周期数增加1时脉单位的值作为延迟时脉周期数输出至该延迟计数器。

9.如权利要求1所述的延迟控制电路，其特征在于，更包括：

10.如权利要求9所述的延迟控制电路，其特征在于，该n值检测电路包括：

11.如权利要求10所述的延迟控制电路，其特征在于，该n值检测电路更包括：

12.如权利要求2所述的延迟控制电路，其特征在于，在该预延迟时脉周期数不大于该预定值时，该延迟锁定回路控制电路在该延迟动作中变更该快速模式的该延迟量的该变化率。

13.如权利要求1所述的延迟控制电路，其特征在于，该延迟锁定回路控制电路被配置为在以该快速模式执行该延迟动作时，将初始设定的延迟量设定得比在该正常模式时更多。

14.一种半导体存储装置，其特征在于，包括：

15.如权利要求14所述的半导体存储装置，其特征在于，该半导体存储装置为动态随机存取存储器。

16.一种延迟控制方法，其特征在于，包括：

17.如权利要求16所述的延迟控制方法，其特征在于，该快速模式的该延迟量的变化率大于该正常模式的该延迟量的变化率。

18.如权利要求16所述的延迟控制方法，其特征在于，更包括：

19.如权利要求16所述的延迟控制方法，其特征在于，在该预延迟时脉周期数不大于预定值时，借由该延迟锁定回路控制电路使该快速模式的该延迟量的增加率大于该正常模式的该延迟量的增加率。

20.如权利要求17所述的延迟控制方法，其特征在于，更包括：

技术总结一种延迟控制电路、半导体存储装置及其控制方法，提供可以防止延迟控制电路所执行的N值检测序列超出预定期间的延迟控制电路包括：DLL控制电路，设定延迟量；延迟线电路，进行延迟动作；以及N值检测电路，接收输入时脉信号与输出时脉信号，且被配置以执行预N值检测动作，预N值检测动作包括在延迟动作执行前检测从输入时脉信号到输出时脉信号为止的延迟时脉周期数作为预延迟时脉周期数。DLL控制电路被配置为在预延迟时脉周期数不大于预定值时，变更延迟量，使延迟线电路以快速模式执行延迟动作。技术研发人员：奥野晋也受保护的技术使用者：华邦电子股份有限公司技术研发日：技术公布日：2024/1/15