记忆体装置的制作方法

本揭示案是关于一种记忆体装置，特别是关于一种具可变电容值的负电压线的一种记忆体装置。

背景技术：

1、在静态随机存取记忆体(static random access memory，sram)设计中，高密度位元格通常采用负位元线(negative bit line，nbl)方案来提高写入能力。达成nbl方案的传统方式是将两个电容器耦合至一电压线。这将导致电压线具有大电容，降低nbl方案的跳跃效率，并导致更多的功率消耗。

技术实现思路

1、本揭示案的一实施例提供一种记忆体装置，包括至少一个位元格、一对晶体管、及电压产生电路。至少一个位元格耦合至多个数据线中的至少一者。晶体管的第一端分别耦合至该对数据线。该对晶体管的第二端耦合至负电压线。电压产生电路耦合至负电压线并用以经由负电压线将数据线中的至少一者的电压下拉至负电压位准。电压产生电路包括第一电容单元、第二电容单元、及开关电路。第一电容单元包括第一电容器。第二电容单元包括第二电容器。开关电路耦合于第一电容单元与负电压线之间以及第二电容单元与负电压线之间，并用以将第一电容器、第二电容器、或其组合连接至负电压线。

2、本揭示案的一实施例提供一种记忆体装置，包含：驱动电路、第一电容单元与第二电容单元以及第一开关电路与第二开关电路。第一开关电路耦合于第一电容单元与耦合至驱动电路的负电压线之间，并包含第一晶体管。第一晶体管导通以将第一电容单元连接至负电压线。第二开关电路耦合于第二电容单元与负电压线之间并包含第二晶体管。第二晶体管用以导通以将第二电容单元连接至负电压线。

3、本揭示案的一实施例提供一种记忆体装置，包含驱动电路、第一电容单元、第一开关电路、第二电容单元、及第二开关电路。第一开关电路耦合于第一电容单元与耦合至驱动电路的负电压线之间，并包括第一晶体管。第一晶体管用以导通以将第一电容单元连接至负电压线以调整负电压线的电压位准。第二开关电路耦合于第二电容单元与负电压线之间，并包括第二晶体管。第二晶体管用以导通以将第二电容单元连接至负电压线以调整负电压线的电压位准。

技术特征：

1.一种记忆体装置，其特征在于，包含：

2.如权利要求1所述的记忆体装置，其特征在于，其中该第一电容单元进一步包含一第一或门，该第一或门耦合至该第一电容器。

3.如权利要求2所述的记忆体装置，其特征在于，其中该第一电容器的一第一端用以自该第一或门接收一第一电压信号，该第一电容器的一第二端在一节点处耦合至该开关电路，且该第一电容器用以下拉该节点处的一电压位准。

4.如权利要求1所述的记忆体装置，其特征在于，其中该开关电路包含一第一晶体管，该第一晶体管的一第一端耦合至该负电压线，该第一晶体管的一第二端耦合至该第一电容器，其中该第一晶体管用以导通以将该第一电容器连接至该负电压线。

5.如权利要求1所述的记忆体装置，其特征在于，其中该第一电容器的一电容大于该第二电容器的一电容。

6.如权利要求1所述的记忆体装置，其特征在于，其中该至少一个位元格包含一第一位元格及一第二位元格，所述多个数据线包含一第一数据线及一第二数据线，该第一位元格配置于一第一库中并耦合至该第一数据线，该第二位元格配置于一第二库并耦合至该第二数据线上，且该第二库配置于该第一库与该电压产生电路之间；且

7.一种记忆体装置，其特征在于，包含：

8.一种记忆体装置，其特征在于，包含：

9.如权利要求8所述的记忆体装置，其特征在于，其中该第一开关电路进一步包含一第三晶体管，该第三晶体管的一第一端耦合至该第一晶体管，该第三晶体管的一第二端耦合至一地面电压，且该第三晶体管的一控制端用以接收一突跳信号。

10.如权利要求8所述的记忆体装置，其特征在于，其中该第一电容单元包含：

技术总结提供一种记忆体装置，包括至少一个位元格、一对晶体管、及电压产生电路。电压产生电路耦合至负电压线，并用以经由负电压线将一对数据线中的至少一者的电压下拉至负电压位准。电压产生电路包括第一电容单元、第二电容单元、及开关电路。第一电容单元包括第一电容器。第二电容单元包括第二电容器。开关电路用以回应于彼此不同的第一突跳信号及第二突跳信号，将第一电容器、第二电容器、或其组合连接至负电压线。技术研发人员：刘俊丞,朱智旻,黄健羽,吴经纬受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20230707技术公布日：2024/1/25