记忆体装置、感测放大器系统以及记忆体阵列操作方法与流程

本揭露的实施例是关于一种记忆体装置、感测放大器系统以及记忆体阵列操作方法，特别是关于一种包含感测放大器的记忆体装置、感测放大器系统以及记忆体阵列操作方法。

背景技术：

1、一种通用类型的集成电路记忆体是静态随机存取记忆体(static random accessmemory，sram)装置。典型的sram记忆体装置具有记忆体单元阵列。举例而言，各个记忆体单元使用例如连接于上部参考电位与下部参考电位(通常为地面)之间的六个晶体管，使得两个储存节点中的一者可由待储存的信息占据，而互补信息储存于另一储存节点处。

技术实现思路

1、本揭露的一实施例提供一种记忆体装置，包含多个记忆体单元的阵列、感测放大器以及感测放大器控制电路。记忆体单元中的每一者连接至位元线及字元线，位元线选择性地连接至数据线。感测放大器连接至数据线并用以回应于感测放大器启用信号而提供数据输出。感测放大器控制电路连接至启用端子，并用以回应于数据线上的数据信号的读取余裕而输出感测放大器启用信号。

2、本揭露的一实施例提供一种感测放大器系统，包含第一输出节点、第二输出节点、启用端子、预充电电路以及感测放大器控制电路。第一输出节点连接至第一数据线。第一数据线可选择性地连接至记忆体阵列的第一位元线。第二输出节点连接至第二数据线。第二数据线可选择性地连接至记忆体阵列的第二位元线。启用端子用以接收感测放大器启用信号。预充电电路用以回应于预充电信号将第一及第二数据线连接至源电压端子。感测放大器控制电路连接至启用端子，并用以回应于预充电电路的输出或由记忆体控制器输出的全域启用信号中的一者而输出感测放大器启用信号。

3、本揭露的一实施例提供一种记忆体阵列操作方法，其包含以下步骤：选择记忆体阵列的记忆体单元，记忆体单元连接至位元线；将位元线连接至数据线；基于记忆体阵列的行为输出全域启用信号；确定数据线的读取余裕；及基于全域启用信号或读取余裕中的一者启用连接至数据线的感测放大器。

技术特征：

1.一种记忆体装置，其特征在于，其包含：

2.如权利要求1所述的记忆体装置，其特征在于，其进一步包含一记忆体控制器，该记忆体控制器用以输出一全域启用信号，其中该感测放大器控制电路用以回应于该数据信号的该读取余裕或该全域启用信号中的一者而输出该感测放大器启用信号。

3.如权利要求2所述的记忆体装置，其特征在于，其中该感测放大器控制电路用以在该记忆体控制器输出该全域启用信号之前该数据信号的该读取余裕达到一预定值时，回应于该数据信号的该读取余裕而输出该感测放大器启用信号。

4.如权利要求2所述的记忆体装置，其特征在于，其中该感测放大器控制电路用以在该数据信号的该读取余裕达到一预定值之前该记忆体控制器输出该全域启用信号时，回应于该全域启用信号而输出该感测放大器启用信号。

5.如权利要求2所述的记忆体装置，其特征在于，其进一步包含一跟踪阵列，其中该记忆体控制器用以基于该跟踪阵列输出该全域启用信号。

6.一种感测放大器系统，其特征在于，其包含：

7.如权利要求6所述的感测放大器系统，其特征在于，其进一步包含：

8.如权利要求6所述的感测放大器系统，其特征在于，其中该预充电电路包括：

9.如权利要求6所述的感测放大器系统，其特征在于，其中该感测放大器控制电路包括：

10.一种记忆体阵列操作方法，其特征在于，其包含以下步骤：

技术总结一种记忆体装置、感测放大器系统以及记忆体阵列操作方法，记忆体装置包括具有连接至区域位元线及字元线的记忆体单元的记忆体组。第一区域数据闩锁连接至区域位元线，并具有用以接收第一区域时脉信号的启用端子。字元线闩锁用以闩锁字元线选择信号，并具有用以接收第二区域时脉信号的启用端子。第一全域数据闩锁通过全域位元线连接至第一区域数据闩锁，且第一全域数据闩锁具有用以接收全域时脉信号的启用端子。全域地址闩锁连接至字元线闩锁，并具有用以接收全域时脉信号的启用端子。组选择闩锁用以闩锁组选择信号，并具有用以接收第二区域时脉信号的启用端子。技术研发人员：陈建源,谢豪泰,李政宏受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/1/22