用于改进突发模式读取操作的具有跨越位线的存储器的制作方法

背景技术：

1、处理器通常包括至少一个或多个被耦合到随机存取存储器(例如，静态随机存取存储器(sram))的处理核心，所述随机存取存储器集作为集成电路上的单个芯片或集成电路堆栈的多个芯片。用于机器学习或其他人工智能应用的处理器需要快速访问数据块。例如，处理器可能需要访问大量训练数据和权重，该数据和权重需要被处理以执行机器学习。处理器的其他应用也可能需要对数据块进行高带宽访问。

2、为了满足处理器需要快速访问数据块的应用程序中的需求，存储器系统需要继续改进。

技术实现思路

1、在一个示例中，本公开涉及一种用于操作存储器系统的方法，存储器系统包括第一存储器子阵列和第二存储器子阵列，其中第一存储器子阵列包含被耦合到第一内部字线的第一组存储器单元和被耦合到第一外部字线的第二组存储器单元，并且其中第二存储器子阵列包含被耦合到第二内部字线的第三组存储器单元和被耦合到第二外部字线的第四组存储器单元。该方法可能包括响应于突发模式读取请求，同时地：(1)在被耦合到第一多个内部位线中的每一个内部位线的第一内部字线上使第一字线信号有效，(2)在被耦合到第一多个外部位线中的每一个外部位线的第一外部字线上使第二字线信号有效，其中第一多个外部位线中的每一个外部位线包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第一部分，(3)在被耦合到第二多个内部位线中的每一个内部位线的第二内部字线上使第三字线信号有效，以及(4)在被耦合到第二多个外部位线中的每一个外部位线的第二外部字线上使第四字线信号有效，其中第二多个外部位线中的每一个外部位线包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第二部分。方法还可能包括从第一组存储器单元、第二组存储器单元、第三组存储器单元和第四组存储器单元中的每一个输出数据作为突发的部分。

2、在另一个示例中，本公开涉及一种存储器系统，该存储器系统包括存储器阵列，存储器阵列包括被耦合到第一内部字线的第一组存储器单元和被耦合到第一外部字线的第二组存储器单元。存储器系统还可能包括控制单元，控制单元被配置为针对如下产生控制信号：响应于突发模式读取请求，同时地：(1)在被耦合到第一多个内部位线中的每一个内部位线的第一内部字线上使第一字线信号有效，以及(2)在被耦合到第一多个外部位线中的每一个外部位线的第一外部字线上使第二字线信号有效，其中第一多个外部位线中的每一个外部位线包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第一部分；以及从第一组存储器单元和第二组存储器单元中的每一个输出数据作为突发的部分。

3、在另一个示例中，本公开涉及一种存储器系统，存储器系统包括第一存储器子阵列和第二存储器子阵列，其中第一存储器子阵列包括被耦合到第一内部字线的第一组存储器单元和被耦合到第一外部字线的第二组存储器单元，并且其中第二存储器子阵列包括被耦合到第二内部字线的第三组存储器单元和被耦合到第二外部字线的第四组存储器单元，其中第一组存储器单元和第二组存储器单元中的每一个被组织在第一多个列中，并且其中第三组存储器单元和第四组存储器单元中的每一个被组织在第二多个列中。存储器系统还包括控制单元，控制单元被配置为针对如下产生控制信号：在第一突发模式中，响应于第一突发模式读取请求，同时地：(1)在被耦合到第一多个内部位线中的每一个内部位线的第一内部字线上使第一字线信号有效，(2)在被耦合到第一多个外部位线中的每一个外部位线的第一外部字线上使第二字线信号有效，其中第一多个外部位线中的每一个外部位线包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第一部分，(3)在被耦合到第二多个内部位线中的每一个内部位线的第二内部字线上使第三字线信号有效，以及(4)在被耦合到第二多个外部位线中的每一个外部位线的第二外部字线上使第四字线信号有效，其中第二多个外部位线中的每一个外部位线包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第二部分，并且使用被共享的列电路，并且从第一组存储器单元、第二组存储器单元、第三组存储器单元和第四组存储器单元中的每一个输出数据作为突发的部分。或者，在第二突发模式中，响应于第二模式读取请求，同时地：(1)在被耦合到第一多个内部位线中的每一个的第一内部字线上使第一字线信号有效，以及(2)在被耦合到第一多个外部位线中的每一个的第一外部字线上使第二字线信号有效，其中第一多个外部位线中的每一个包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第一部分，并且从第一组存储器单元和第二组存储器单元中的每一个输出数据作为突发的部分。

4、该技术实现要素：部分旨在以简化的形式介绍一些概念，这些概念将在下面的具体实施方式中被进一步描述。发明内容部分并非用于确定权利要求主题的关键特征或基本特征，也不旨在用于限制权利要求主题的范围。

技术特征：

1.一种用于操作存储器系统的方法，所述存储器系统包括第一存储器子阵列和第二存储器子阵列，其中所述第一存储器子阵列包含被耦合到第一内部字线的第一组存储器单元和被耦合到第一外部字线的第二组存储器单元，并且其中所述第二存储器子阵列包含被耦合到第二内部字线的第三组存储器单元和被耦合到第二外部字线的第四组存储器单元，所述方法包括：

2.根据权利要求1所述的方法，其中所述第一组存储器单元和所述第二组存储器单元中的每一个被组织在第一多个列中，并且其中所述方法还包括：响应于读取列选择信号的有效，从所述第一多个列中一次选择一个列用于输出所述数据作为所述突发的部分。

3.根据权利要求2所述的方法，其中所述第三组存储器单元和所述第四组存储器单元中的每一个被组织在第二多个列中，并且其中所述方法还包括：响应于读取列选择信号的有效，从所述第二多个列中一次选择一个列用于输出所述数据作为所述突发的部分。

4.根据权利要求1所述的方法，其中所述存储器系统被形成为集成电路的部分，其中所述第一多个内部位线和所述第二多个内部位线中的每一个在与所述集成电路相关联的第一金属层中被形成，并且其中被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的所述第一部分和被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的所述第二部分中的每一个在不同于所述第一金属层的第二金属层中被形成。

5.根据权利要求4所述的方法，其中所述第一多个外部位线中的每一个包括在所述第一金属层中被形成的第二部分，并且其中被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的所述第一部分通过互联被耦合到在所述第一金属层中被形成的所述第二部分。

6.根据权利要求5所述的方法，其中所述第二多个外部位线中的每一个包括在所述第一金属层中被形成的第二部分，并且其中被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的所述第二部分通过互联被耦合到在所述第一金属层中被形成的所述第二部分。

7.根据权利要求6所述的方法，其中所述存储器系统包括控制单元，还包括所述控制单元响应于与所述突发模式读取请求相关联的地址和突发模式信号的接收而产生控制信号。

8.根据权利要求7所述的方法，其中所述存储器系统包括与所述第一存储器子阵列相关联的第一字线解码器和与所述第二存储器子阵列相关联的第二字线解码器，还包括所述控制单元控制通过所述第一字线解码器和所述第二字线解码器两者使字线信号有效的定时，使得所述第一内部字线、所述第一外部字线、所述第二内部字线和所述第二外部字线中的每一个在所述突发期间被激活。

9.一种存储器系统，包括：

10.根据权利要求9所述的存储器系统，其中所述第一组存储器单元和所述第二组存储器单元中的每一个被组织在多个列中，并且其中所述控制单元还被配置为产生控制信号，用于响应于读取列选择信号的有效，从所述多个列中一次选择一个列用于输出所述数据作为所述突发的部分。

11.根据权利要求10所述的存储器系统，还包括多个感应放大器，所述多个感应放大器被耦合到所述多个列，使得所述多个列中的每一个列具有对应的感应放大器。

12.根据权利要求11所述的存储器系统，其中所述存储器系统被形成为集成电路的部分，其中所述多个内部位线中的每一个内部位线在与所述集成电路相关联的第一金属层中被形成，并且其中被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的所述第一部分在不同于所述第一金属层的第二金属层中被形成。

13.根据权利要求12所述的存储器系统，其中所述多个外部位线中的每一个包括在所述第一金属层中被形成的第二部分，并且其中被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的所述第一部分通过互联被耦合到在所述第一金属层中被形成的所述第二部分。

14.一种存储器系统，包括：

15.根据权利要求14所述的存储器系统，其中所述控制单元还被配置为产生控制信号，用于响应于读取列选择信号的有效，从所述第一多个列中一次选择一个列用于输出所述数据作为所述突发的部分。

技术总结提供了一种用于改进突发模式读取操作的具有跨越位线的存储器和相关方法。存储器系统包括存储器阵列，存储器阵列包括被耦合到第一内部字线的第一组存储器单元和被耦合到第一外部字线的第二组存储器单元。存储器系统包括控制单元，该控制单元被配置为产生控制信号，同时地用于：在被耦合到第一多个内部位线中的每一个内部位线的第一内部字线上使第一字线信号有效；以及在被耦合到第一多个外部位线中的每一个外部位线的第一外部字线上使第二字线信号有效，其中第一多个外部位线中的每一个外部位线包括被配置为在对应的内部位线之上跨越或在对应的内部位线之下跨越的第一部分，以及从第一组存储器单元和第二组存储器单元中的每一个输出数据作为突发的部分。技术研发人员：P·科拉尔,S·E·莱尔斯受保护的技术使用者：微软技术许可有限责任公司技术研发日：技术公布日：2024/1/22