具有缓冲电路的半导体装置的制作方法

本公开涉及半导体装置。

背景技术：

1、例如dram(动态随机存取存储器)的半导体存储器装置包含在存储器胞元阵列与i/o(输入/输出)电路之间传送数据的缓冲电路。存在其中缓冲电路被分成分配给以特定时序存取的存储体的奇数缓冲电路及分配给以另一时序存取的存储体的偶数缓冲电路的情况。奇数缓冲电路及偶数缓冲电路中的每一者由不同地址分别分配给其的多个单元缓冲电路组成。在一些情况中，构成奇数缓冲电路的单元缓冲电路及构成偶数缓冲电路的单元缓冲电路在一个方向上交替排列以简化耦合到布置于存储器胞元阵列中的不同缓冲电路。然而，此布局具有由控制缓冲电路的控制电路占用的面积增大且将缓冲电路连接到控制电路的线路的布线长度延长的问题。

技术实现思路

1、一方面，本公开提供一种设备，其包括：第一存储器群组，其包含多个第一存储器胞元；第二存储器群组，其包含多个第二存储器胞元；第一缓冲电路，其经配置以从所述第一存储器群组接收多个第一数据位，所述第一缓冲电路包含分组成第一及第二缓冲群组的多个第一电路；第二缓冲电路，其经配置以从所述第二存储器群组接收多个第二数据位，所述第二缓冲电路包含分组成第三及第四缓冲群组的多个第二电路；第一错误校正电路，其经配置以校正所述多个第一数据位中的至少一者；及第二错误校正电路，其经配置以校正所述多个第二数据位中的至少一者，其中所述第一错误校正电路在所述第一缓冲电路的所述第一与第二缓冲群组之间依物理布局布置；且其中所述第二错误校正电路在所述第二缓冲电路的所述第三与第四缓冲群组之间依物理布局布置。

2、另一方面，本公开提供一种设备，其包括：第一存储器群组，其包含多个第一存储器胞元；第二存储器群组，其包含多个第二存储器胞元；第一缓冲电路，其包含多个第一电路、多个第二电路、经配置以控制所述多个第一电路的第一控制电路及经配置以控制所述多个第二电路的第二控制电路；i/o电路，其经由在第一方向上延伸的多个第一数据总线耦合到所述第一缓冲电路；及第二缓冲电路，其经由在垂直于所述第一方向的第二方向上延伸的多个第二数据总线耦合到所述第一缓冲电路，其中所述多个第一电路经配置以在所述多个第一存储器胞元中的一者被选择时激活，其中所述多个第二电路经配置以在所述多个第二存储器胞元中的一者被选择时激活，其中所述多个第一电路定位于第一区中，其中所述多个第二电路定位于在所述第二方向上邻近于所述第一区的第二区中，其中所述第一控制电路定位于在所述第一方向上邻近于所述第一区的第三区中，且其中所述第二控制电路定位于在所述第一方向上邻近于所述第二区的第四区中。

3、另一方面，本公开提供一种设备，其包括：多个第一缓冲电路，其在第一方向上布置于第一区上；多个第二缓冲电路，其在所述第一方向上布置于第二区上；多个第三缓冲电路，其在所述第一方向上布置于第三区上；多个第四缓冲电路，其在所述第一方向上布置于第四区上；多个第五缓冲电路，其在垂直于所述第一方向的第二方向上布置于第五区上；多个第六缓冲电路，其在所述第二方向上布置于第六区上；第一控制电路，其经配置以控制所述多个第一及第二缓冲电路；及第二控制电路，其经配置以控制所述多个第三及第四缓冲电路，其中所述第一控制电路在所述第二方向上布置于所述多个第一缓冲电路与所述多个第二缓冲电路之间，其中所述第二控制电路在所述第二方向上布置于所述多个第三缓冲电路与所述多个第四缓冲电路之间，其中所述多个第一缓冲电路及所述多个第三缓冲电路布置于所述第一方向上，其中所述多个第二缓冲电路及所述多个第四缓冲电路布置于所述第一方向上，其中所述多个第五缓冲电路中的每一者耦合到所述多个第一缓冲电路中的相关联者及所述多个第三缓冲电路中的相关联者，且其中所述多个第六缓冲电路中的每一者耦合到所述多个第二缓冲电路中的相关联者及所述多个第四缓冲电路中的相关联者。

技术特征：

1.一种设备，其包括：

2.根据权利要求1所述的设备，

3.根据权利要求2所述的设备，

4.根据权利要求3所述的设备，其进一步包括包含多个第三电路的第三缓冲电路，

5.根据权利要求4所述的设备，其中所述第三缓冲电路在所述第一方向上的宽度大于所述第一及第二缓冲电路。

6.根据权利要求5所述的设备，其中定位于所述第一方向上的一端处的所述多个第三电路中的一者耦合到所述多个第一电路中最靠近所述第三缓冲电路的一者。

7.根据权利要求6所述的设备，其中所述多个第三电路中的所述一者在所述第二方向上不与所述第一及第二缓冲电路重叠。

8.根据权利要求4所述的设备，其进一步包括经配置以校正供应到所述多个第三电路的数据的第三错误校正电路，

9.根据权利要求4所述的设备，其进一步包括耦合到所述第一及第二缓冲电路的i/o电路；

10.一种设备，其包括：

11.根据权利要求10所述的设备，

12.根据权利要求11所述的设备，

13.根据权利要求12所述的设备，

14.根据权利要求11所述的设备，

15.根据权利要求14所述的设备，其中所述多个第五电路布置于所述第一方向上。

16.根据权利要求15所述的设备，

17.根据权利要求14所述的设备，

18.根据权利要求17所述的设备，

19.一种设备，其包括：

20.根据权利要求19所述的设备，

技术总结本公开涉及具有缓冲电路的半导体装置。本文中公开一种设备，其包含：第一及第二存储器群组，其分别包含多个第一及第二存储器胞元；第一缓冲电路，其经配置以从所述第一存储器群组接收多个第一数据位；第二缓冲电路，其经配置以从所述第二存储器群组接收多个第二数据位；第一错误校正电路，其经配置以校正所述多个第一数据位中的至少一者；及第二错误校正电路，其经配置以校正所述多个第二数据位中的至少一者。所述第一错误校正电路在所述第一缓冲电路的第一与第二缓冲群组之间依物理布局布置。所述第二错误校正电路在所述第二缓冲电路的第三与第四缓冲群组之间依物理布局布置。技术研发人员：三浦悠葵,太田賢受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/1/25