移位寄存器、栅极驱动电路及显示装置的制作方法

本公开属于显示，具体涉及一种移位寄存器、栅极驱动电路及显示装置。

背景技术：

1、随着显示技术的不断发展，近些年的显示器发展逐渐呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是阵列基板行驱动(gate driver on array，goa)技术的量产化的实现。

2、利用goa技术将薄膜晶体管(thin film transistor，tft)组成的移位寄存器电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省掉栅极驱动集成电路部分，其不仅可以从材料成本和制作工艺两方面降低产品成本，而且显示基板可以做到显示面板窄边框的美观设计。

技术实现思路

1、本公开旨在至少解决现有技术中存在的技术问题之一，提供了一种移位寄存器、栅极驱动电路及显示装置。

2、第一方面，本公开实施例提供了一种移位寄存器，其中，所述移位寄存器包括：第一输入子电路、第二输入子电路、第一控制子电路、第二控制子电路、第一输出子电路、第二输出子电路和选通子电路；

3、所述第一输入子电路被配置为响应于第一时钟信号，将输入信号传输至第一控制节点；

4、所述第二输入子电路被配置为响应于第一时钟信号，将第二电平信号传输至第二控制节点；

5、所述第一控制子电路被配置为响应于第二控制节点的电压和第二时钟信号，将第一电平信号传输至第一控制节点；

6、所述第二控制子电路被配置为响应于第一控制节点的电压，将第一时钟信号传输至第二控制节点；

7、所述第一输出子电路被配置为响应于第一控制节点的电压，将第二时钟信号传输至第一输出信号线；

8、所述第二输出子电路被配置为响应于第二控制节点的电压，将第一电平信号传输至第一输出信号线；

9、所述选通子电路被配置为响应于选通信号，将第三电平信号或第二时钟信号传输至第二输出信号线；所述第三电平信号与所述第一电平信号的极性相同，且所述第三电平信号的电压小于所述第一电平信号的电压。

10、在一些实施例中，所述第一输入子电路包括：第一晶体管；

11、所述第一晶体管的控制极连接第一时钟信号线，第一极连接输入信号线，第二极连接第一控制节点。

12、在一些实施例中，所述第二输入子电路包括：第二晶体管；

13、所述第二晶体管的控制极连接第一时钟信号线，第一极连接第二电平信号线，第二极连接第二控制节点。

14、在一些实施例中，所述第一控制子电路包括：第三晶体管和第四晶体管；

15、所述第三晶体管的控制极连接第二控制节点，第一极连接第一电平信号线，第二极连接所述第四晶体管的第一极；

16、所述第四晶体管的控制极连接第二时钟信号线，第一极连接所述第三晶体管的第二极，第二极连接第一控制节点。

17、在一些实施例中，所述第二控制子电路包括：第五晶体管；

18、所述第五晶体管的控制极连接第一控制节点，第一极连接第一时钟信号线，第二极连接第二控制节点。

19、在一些实施例中，所述第一输出子电路包括：第六晶体管、第七晶体管和第一电容；

20、所述第六晶体管的控制极连接第二电平信号线，第一极连接第一控制节点，第二极连接所述第七晶体管的控制极和所述第一电容的一端；

21、所述第七晶体管的控制极连接所述第六晶体管的第二极和所述第一电容的一端，第一极连接第二时钟信号线，第二极连接第一输出信号线；

22、所述第一电容的一端连接所述第六晶体管的第二极和所述第七晶体管的控制极，另一端连接第一输出信号线。

23、在一些实施例中，所述第二输出子电路包括：第八晶体管和第二电容；

24、所述第八晶体管的控制极连接第二控制节点，第一极连接第一电平信号线，第二极连接第一输出信号线；

25、所述第二电容的一端连接第二控制节点，另一端连接第一电平信号线。

26、在一些实施例中，本级所述移位寄存器的所述第一输出信号线连接下一级所述移位寄存器的输入信号线。

27、在一些实施例中，所述选通子电路包括：第九晶体管和第十晶体管；所述第九晶体管和所述第十晶体管的类型不同；

28、所述第九晶体管的控制极连接选通信号线，第一极连接第三电平信号线，第二极连接第二输出信号线；

29、所述第十晶体管的控制极连接选通信号线，第一极连接第一输出信号线，第二极连接第二输出信号线。

30、在一些实施例中，所述第二输出信号线连接像素电路中的第一扫描信号线。

31、第二方面，本公开实施例提供了一种栅极驱动电路，其特征在于，所述栅极驱动电路包括级联的多个如上述提供的移位寄存器；

32、本级所述移位寄存器的输入信号线连接上一级所述移位寄存器的第一输出信号线。

33、第三方面，本公开实施例提供了一种显示装置，其特征在于，所述显示装置包括如上述提供的栅极驱动电路。

34、第四方面，本公开实施例提供了一种移位寄存器的驱动方法，所述移位寄存器的驱动方法包括：

35、第一阶段：第一时钟信号和输入信号均为第二电平信号，第二时钟信号为第一电平信号，第一输入子电路和第二输入子电路在第一时钟信号的控制下，分别向第一控制节点和第二控制节点写入第二电平信号；第一输出子电路在第一控制节点的电压控制下，第二输出子电路在第二节点的电压控制下，均向第一输出信号线传输第一电平信号；选通子电路在选通信号的控制下，将第三电平信号经过第二输出信号线传输至像素电路；其中，所述第一电平信号为无效电平信号，所述第二电平信号为有效电平信号，所述第三电平信号与所述第一电平信号的极性相同，且所述第三电平信号的电压小于所述第一电平信号的电压；

36、第二阶段：第一时钟信号和输入信号均为第一电平信号，第二时钟信号为第二电平信号，第一输出子电路利用自举效应，向第一输出信号线输出第二电平信号；选通子电路在选通信号的控制下，将第二时钟信号经过第二输出信号线传输至像素电路；

37、第三阶段：第一时钟信号为第二电平信号，输入信号和第二时钟信号均为第一电平信号，第一输入子电路和第二输入子电路在第一时钟信号的控制下，分别向第一控制节点和第二控制节点写入第一电平信号和第二电平信号；第二输出子电路在第二控制节点的电压控制下，向第一输出信号线传输第一电平信号；选通子电路在选通信号的控制下，将第三电平信号经过第二输出信号线传输至像素电路；

38、第四阶段：第一时钟信号和输入信号均为第一电平信号，第二时钟信号为第二电平信号，第二输出子电路在第二控制节点的电压控制下，向第一输出信号线传输第一电平信号；选通子电路在选通信号的控制下，将第三电平信号经过第二输出信号线传输至像素电路；

39、第五阶段：第一时钟信号为第二电平信号，输入信号和第二时钟信号均为第一电平信号，第一输入子电路和第二输入子电路在第一时钟信号的控制下，分别向第一控制节点和第二控制节点写入第一电平信号和第二电平信号；第二输出子电路在第二控制节点的电压控制下，向第一输出信号线传输第一电平信号；选通子电路在选通信号的控制下，将第三电平信号经过第二输出信号线传输至像素电路。