一种数字信号移位寄存转换电路及像素驱动电路的制作方法

本发明涉及数字微流控，尤其涉及到一种数字信号移位寄存转换电路及应用于数字微流控芯片的驱动电路。

背景技术：

1、goa(gate driven on array，阵列基板上栅驱动集成)电路应用于lcd显示器中，通过将驱动信号直接发送到每个像素的阳极，使得驱动信号能够优化地传输到每个像素上，从而避免信号干扰和不必要的能量损耗，同时还可提高显示器的反应速度和稳定性。因此，goa电路被广泛应用于各种lcd显示器中，包括智能手机、平板电脑、笔记本电脑以及电视机等，但是，目前应用于平板显示的goa电路的工作电压偏低，无法满足多样化的应用的驱动需求，不能够实现数据的并行输入，导致数据的传输效率低下。

技术实现思路

1、为了克服现有技术的不足，本发明的目的之一在于提供一种数字信号移位寄存转换电路，其能过解决现有技术中的goa电路无法实现数据的并行输入导致数据的传输效率低下等问题。

2、本发明的目的之二在于提供一种应用于数字微流控芯片的像素驱动电路，其能过解决现有技术中的goa电路无法实现数据的并行输入导致数据的传输效率低下等问题。

3、本发明的目的之一采用如下技术方案实现：

4、一种数字信号移位寄存转换电路，应用于数字微流控芯片，包括信号输入端、信号输出端、使能端、置数端、驱动端、第一时钟信号端、第二时钟信号端和goa电路；其中，所述goa电路包括并入选择单元、寄存输出单元和时钟单元；

5、其中，所述并入选择单元的第一端端与信号输入端电性连接、所述并入选择单元的第二端与置数端电性连接、所述并入选择单元的第三端与使能端电性连接、所述并入选择单元的第四端与驱动端电性连接、所述并入选择单元的第五端与所述寄存输出单元的第一端电性连接；所述寄存输出单元的第二端与信号输出端电性连接；所述寄存输出单元的第一端还与所述时钟单元的第三端电性连接、第二端与所述时钟单元的第四端电性连接；所述时钟单元的第一端与第一时钟信号端电性连接、第二端与第二时钟信号端电性连接；输出

6、所述第一时钟信号端用于输入第一时钟信号，所述第二时钟信号端用于输入第二时钟信号，所述驱动端，用于输出驱动电压信号；

7、所述并入选择单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；其中，所述第一晶体管的漏极与所述输入端电性连接，所述第二晶体管的漏极与所述置数端电性连接，所述第二晶体管的栅极、所述第四晶体管的栅极与所述驱动端电性连接；

8、所述第一晶体管的栅极与所述第三晶体管的源极电性连接，所述第一晶体管的源极与所述第五晶体管的漏极、所述第五晶体管的栅极电性连接；所述第二晶体管的源极与所述第五晶体管的漏极电性连接；所述第三晶体管的栅极、漏极均与所述驱动端电性连接；所述第四晶体管的漏极与所述第三晶体管的源极电性连接，所述第四晶体管的源极接地；所述第五晶体管的源极还与所述寄存输出单元的一端电性连接。

9、进一步地，还包括接地端；所述第四晶体管的源极与接地端电性连接；所述寄存输出单元的第二端还通过接地端接地。

10、进一步地，所述寄存输出单元包括寄存电容；其中，所述寄存电容的第一端与所述并入选择单元的第五晶体管的源极电性连接，所述寄存电容的第二端与所述信号输出端电性连接；所述寄存电容的第一端还与所述时钟单元的第四端电性连接，所述寄存电容的第二端还与所述时钟单元的第三端电性连接，所述寄存电容的第二端接地。

11、进一步地，所述寄存电容的第二端还通过自举电容接地。

12、进一步地，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管均为非晶硅薄膜晶体管。

13、进一步地，所述时钟单元包括第七晶体管和第十一晶体管；其中，所述第七晶体管的漏极、所述第七晶体管的栅极均与所述第一时钟信号端电性连接；所述第十一晶体管的栅极与所述寄存输出单元的第一端电性连接，所述第十一晶体管的漏极与所述第二时钟信号端电性连接、所述第十一晶体管的源极与所述寄存输出单元的第二端电性连接。

14、进一步地，所述goa电路还包括复位端和复位单元；其中，所述复位单元的第一端与所述复位端电性连接，所述复位单元的第二端、所述复位单元的第三端、所述复位单元的第四端均接入所述并入选择单元的第五晶体管的源极与所述寄存输出单元的第一端之间，所述复位单元的第五端与所述寄存输出单元的第二端电性连接，所述复位单元的第六端与所述时钟单元的第七晶体管的源极电性连接；所述复位单元还接地。

15、进一步地，所述复位单元包括第六晶体管、第八晶体管、第九晶体管和第十晶体管；其中，所述第六晶体管的栅极与复位端电性连接、所述第六晶体管的漏极接入所述并入选择单元的的第五晶体管的源极与所述寄存输出单元的第一端之间；

16、所述第八晶体管的源极接地、所述第八晶体管的漏极接入所述并入选择单元的第五晶体管的源极与所述寄存输出单元的第一端之间、所述第八晶体管的栅极与所述时钟单元的第七晶体管的源极电性连接；

17、所述第九晶体管的源极接地、所述第九晶体管的漏极与所述第八晶体管的栅极电性连接、所述第九晶体管的栅极接入所述并入选择单元的第五晶体管的源极与所述寄存输出单元的第一端之间；

18、所述第十晶体管的源极接地、所述第十晶体管的栅极与所述第八晶体管的栅极电性连接、所述第十晶体管的漏极与所述寄存输出单元的第二端电性连接。

19、进一步地，所述第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管均为非晶硅薄膜晶体管。

20、本发明的目的之二采用如下技术方案实现：

21、一种应用于数字微流控芯片的像素驱动电路，包括多个串联连接的数字信号移位寄存转换电路；其中，任意串联连接的两个数字信号移位寄存转换电路中的前一个数字信号移位寄存器的信号输出端与后一个数字信号移位寄存器的信号输入端。

22、相比现有技术，本发明的有益效果在于：

23、本发明提供的数字信号移位寄存转换电路，能够自由设置输入信号并实现输入信号的并行输入，同时还可实现信号的移位寄存功能，串行输出，提高数据传输的效率，保证输出信号的完整性和可靠性，提高电路处理的容量，提高电路的性能；同时还可将多个数字信号移位寄存转换电路串联连接形成级联电路，实现多个数据信号的输入，消除了多个串行输入的寄存器，实现了更低的成本；能够根据需求对输入信号进行更改，满足不同的应用需求，具有更高的灵活性和可扩展性。

技术特征：

1.一种数字信号移位寄存转换电路，应用于数字微流控芯片，其特征在于，包括信号输入端、信号输出端、使能端、置数端、驱动端、第一时钟信号端、第二时钟信号端和goa电路；其中，所述goa电路包括并入选择单元、寄存输出单元和时钟单元；

2.根据权利要求1所述的数字信号移位寄存转换电路，其特征在于，还包括接地端；所述第四晶体管的源极与接地端电性连接；所述寄存输出单元的第二端还通过接地端接地。

3.根据权利要求1所述的数字信号移位寄存转换电路，其特征在于，所述寄存输出单元包括寄存电容；其中，所述寄存电容的第一端与所述并入选择单元的第五晶体管的源极电性连接，所述寄存电容的第二端与所述信号输出端电性连接；所述寄存电容的第一端还与所述时钟单元的第四端电性连接，所述寄存电容的第二端还与所述时钟单元的第三端电性连接，所述寄存电容的第二端接地。

4.根据权利要求3所述的数字信号移位寄存转换电路，其特征在于，所述寄存电容的第二端还通过自举电容接地。

5.根据权利要求1所述的数字信号移位寄存转换电路，其特征在于，所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管均为非晶硅薄膜晶体管。

6.根据权利要求1所述的数字信号移位寄存转换电路，其特征在于，所述时钟单元包括第七晶体管和第十一晶体管；其中，所述第七晶体管的漏极、所述第七晶体管的栅极均与所述第一时钟信号端电性连接；所述第十一晶体管的栅极与所述寄存输出单元的第一端电性连接，所述第十一晶体管的漏极与所述第二时钟信号端电性连接、所述第十一晶体管的源极与所述寄存输出单元的第二端电性连接。

7.根据权利要求6所述的数字信号移位寄存转换电路，其特征在于，所gos电路还包括复位端和复位单元；其中，所述复位单元的第一端与所述复位端电性连接，所述复位单元的第二端、所述复位单元的第三端、所述复位单元的第四端均接入所述并入选择单元的第五晶体管的源极与所述寄存输出单元的第一端之间，所述复位单元的第五端与所述寄存输出单元的第二端电性连接，所述复位单元的第六端与所述时钟单元的第七晶体管的源极电性连接；所述复位单元还接地。

8.根据权利要求7所述的数字信号移位寄存转换电路，其特征在于，所述复位单元包括第六晶体管、第八晶体管、第九晶体管和第十晶体管；其中，所述第六晶体管的栅极与复位端电性连接、所述第六晶体管的漏极接入所述并入选择单元的的第五晶体管的源极与所述寄存输出单元的第一端之间；

9.根据权利要求8所述的数字信号移位寄存转换电路，其特征在于，所述第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管均为非晶硅薄膜晶体管。

10.一种应用于数字微流控芯片的像素驱动电路，其特征在于，包括多个串联连接的数字信号移位寄存转换电路；其中，任意串联连接的两个数字信号移位寄存转换电路中的前一个数字信号移位寄存器的信号输出端与后一个数字信号移位寄存器的信号输入端。

技术总结本发明公开了一种数字信号移位寄存转换电路，应用于数字微流控芯片，包括信号输入端、信号输出端、使能端、置数端、驱动端、第一时钟信号端、第二时钟信号端和GOA电路；GOA电路包括并入选择单元、寄存输出单元和时钟单元；并入选择单元与信号输入端、置数端、使能端、驱动端、寄存输出单元连接；寄存输出单元与信号输出端、时钟单元连接；时钟单元与第一时钟信号端、第二时钟信号端连接；并入选择单元包括第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管。并入选择单元能够实现多个数据信号的并行输入，提高电路处理的效率。本发明还公开了一种应用于数字微流控芯片的像素驱动电路。技术研发人员：于俊,赵文越,姜圣哲,杜茂华,马汉彬受保护的技术使用者：广东奥素液芯微纳科技有限公司技术研发日：技术公布日：2024/1/15