随机存储器的制作方法

本申请涉及协议分析，特别是涉及随机存储器。

背景技术：

1、随机存储器的协议分析，通常是利用相应的协议分析仪抓取随机存储器的系统操作序列，分析操作过程，定位可能导致失效的指令及随机存储器的失效状态。其中，协议分析仪的通道数量较多，可以同时测量多个信号。按照指令的真值表设置逻辑分析仪的触发条件，可以捕捉特有的指令波形。

2、但是随着随机存储器技术的不断上升，随机存储器与主控之间的协议越来越复杂。为了提高协议过程效率，各个主控厂商对随机存储器之间自适应协议过程都做了不同程度的优化，这些优化，也是各个厂商的保密内容，因此对代码做了加密措施，原代码不开放，终端客户无从分析。

3、进一步，对应的协议分析仪除了仪器本身成本昂贵，不便于普及以外，整个分析过程也较复杂。并且受逻辑分析仪采样速率限制，无法分析高速信号协议。无法精确关注所关心的协议阶段。同时，虽然协议分析仪的采样深度很大，但是，非有效指令占据比重过大。同时，寻找所关注的指令，也是一件难事。

4、协议分析仪通常使用多通道示波器捕捉，会受到示波器通道数的限制，并且对于高速信号，示波器探头容易引入信号干扰，导致系统无法运行。对于复杂的协议，无法通过逻辑组合识别指令，导致示波器不能进行协议分析。

技术实现思路

1、本申请提供了随机存储器，能够解决协议分析仪无法分析高速协议的限制。

2、本申请提供一种随机存储器，该随机存储器包括：第一通信接口；译码控制电路，耦接第一通信接口，被配置为接收通过第一通信接口传输的指令，并对指令进行译码；指令处理电路，耦接译码控制电路，被配置为对译码后的指令进行捕获；其中，在随机存储器耦接协议分析仪时，随机存储器将被捕获的指令发送至协议分析仪进行协议分析。

3、其中，指令处理电路包括：指令捕获触发模块，耦接译码控制电路，被配置为筛选译码后的指令，并对筛选出的目标指令生成对应的捕获触发信号；指令捕获模块，耦接指令捕获触发模块，被配置为响应于捕获触发信号，对目标指令进行捕获，并存储于存储阵列中；控制模块，耦接存储阵列，被配置为响应于数据访问指令，从存储阵列中获取目标指令，并将目标指令输出至协议分析仪。

4、其中，控制模块包括：第一计数器，耦接指令捕获触发模块，被配置为计数复位信号；第一寄存器，耦接第一计数器，被配置为根据第一计数器的计数进行设置值累加；第二计数器，耦接指令捕获触发模块，被配置为根据捕获触发信号进行指令捕获计数；比较单元，耦接第一寄存器、第二计数器和指令捕获触发模块，被配置为比较第一寄存器中的比特位得到比较信号；或者，比较第一寄存器中的比特位得到比较信号和比较第二计数器的高段位和第一寄存器的设置值，得到比较信号，并将比较信号输出至指令捕获触发模块，比较信号用于指示指令捕获触发模块是否继续筛选译码后的指令。

5、其中，比较单元包括：或门，或门的输入端耦接第一寄存器，被配置为根据第一寄存器中的比特位的逻辑电平，输出第一逻辑信号；比较器，比较器分别耦接第一寄存器和第二计数器，被配置为比较第二计数器的高段位和第一寄存器的设置值，输出第二逻辑信号；与非门，与非门的输入端耦接或门的输出端和比较器的输出端，与非门的输出端耦接指令捕获触发模块，被配置为根据第一逻辑信号和第二逻辑信号输出第三逻辑信号；其中，响应于第一逻辑信号为逻辑低电平，第三逻辑信号为逻辑高电平；响应于第一逻辑信号为逻辑高电平，第二逻辑信号为逻辑低电平，第三逻辑信号为逻辑高电平；响应于第一逻辑信号为逻辑高电平，第二逻辑信号为逻辑高电平，第三逻辑信号为逻辑低电平。

6、其中，控制模块还包括：第一控制单元，耦接指令捕获模块，被配置为控制指令捕获模块将捕获的目标指令存储于存储阵列中；第二控制单元，耦接存储阵列，被配置为响应于数据访问指令，从存储阵列中获取目标指令。

7、其中，第二控制单元包括：分频电路，被配置为对数据访问指令进行分频；地址译码模块，耦接分频电路，被配置为对分频后的数据访问指令进行地址译码，按照译码得到的地址选通相应的存储单元，获取目标指令，其中，指令编码位宽决定分频电路的分频比例。

8、其中，指令处理电路还包括：通信接口选择模块，耦接存储阵列，被配置为选择第一通信接口或其余通信接口进行指令输出，其中，其余通信接口由随机存储器的无效引脚形成。

9、其中，通信接口选择模块包括：模式寄存器，模式寄存器中配置有随机存储器多种对外输出引脚定义；检测单元，被配置为检测随机存储器的无效引脚的状态，并根据无效引脚的状态从模式寄存器中选择对应的对外输出引脚作为目标通信接口。

10、其中，在选择第一通信接口为指令输出接口时，响应于随机存储器复位，通过第一通信接口将复位前捕获的指令输出。

11、其中，指令捕获模块包括：锁存电路，耦接指令捕获触发模块，被配置为在时钟信号下锁存译码后的指令并进行时序对齐；门电路，耦接锁存电路，被配置为响应于捕获触发信号，将目标指令存储于存储阵列中。

12、其中，指令处理电路包括：指令间隔计数模块，耦接指令捕获触发模块，被配置为记录上一目标指令与当前目标指令之间的时间间隔；其中，指令间隔计数模块还被配置为响应于指令捕获触发模块发送的清零信号，进行计数清零。

13、本申请的有益效果是：区别于现有技术的情况，本申请提供随机存储器，该随机存储器内部设置独立的指令处理电路，指令处理电路被配置为在随机存储器内部对译码后的指令进行捕获，并在随机存储器耦接协议分析仪时，随机存储器将被捕获的指令发送至协议分析仪进行协议分析。一方面，在随机存储器内部捕获相应的指令，能够不受总线速度限制，不干扰信号完整性，解决协议分析仪无法分析高速协议的限制；另一方面解决了示波器通道不足，对高速信号有干扰、可能因干扰无法启动的限制，减少对主控端协议开放性的依赖，进而提高随机存储器的协议分析效率。

技术特征：

1.一种随机存储器，其特征在于，所述随机存储器包括：

2.根据权利要求1所述的随机存储器，其特征在于，所述指令处理电路包括：

3.根据权利要求2所述的随机存储器，其特征在于，所述控制模块包括：

4.根据权利要求3所述的随机存储器，其特征在于，所述比较单元包括：

5.根据权利要求3所述的随机存储器，其特征在于，所述控制模块还包括：

6.根据权利要求5所述的随机存储器，其特征在于，所述第二控制单元包括：

7.根据权利要求2所述的随机存储器，其特征在于，所述指令处理电路还包括：

8.根据权利要求7所述的随机存储器，其特征在于，所述通信接口选择模块包括：

9.根据权利要求7所述的随机存储器，其特征在于，在选择所述第一通信接口为指令输出接口时，响应于所述随机存储器复位，通过所述第一通信接口将复位前捕获的所述指令输出。

10.根据权利要求2所述的随机存储器，其特征在于，所述指令捕获模块包括：

11.根据权利要求2所述的随机存储器，其特征在于，所述指令处理电路包括：

技术总结本申请公开了随机存储器。该随机存储器包括：第一通信接口；译码控制电路，耦接第一通信接口，被配置为接收通过第一通信接口传输的指令，并对指令进行译码；指令处理电路，耦接译码控制电路，被配置为对译码后的指令进行捕获；其中，在随机存储器耦接协议分析仪时，随机存储器将被捕获的指令发送至协议分析仪进行协议分析。通过上述方式，解决现有协议分析仪无法分析高速协议的限制。技术研发人员：魏亚明,王小光,魏林军受保护的技术使用者：西安紫光国芯半导体股份有限公司技术研发日：技术公布日：2024/1/15