用于多管芯操作的动态峰值功率管理的制作方法

本公开内容总体上涉及半导体，并且更具体而言，涉及用于存储系统中的峰值功率管理的电路设计和方法。

背景技术：

1、在许多服务器和移动设备中，nand存储系统由于其高存储密度和相对低的访问时延而被广泛用作主要的非易失性存储设备。然而，高密度存储系统(例如，三维(3d)nand存储系统)的性能通常受到其可使用的最大功率量(或峰值电流)的限制。当前，由nand存储系统的各种存储器管芯执行的消耗高功率的操作(即，峰值功率操作)可以由系统控制器进行交错。仅可以同时执行有限数量的峰值功率操作。这种方法也会导致具有不必要的过度管理的系统负载增加。可以建立不同存储器管芯之间的通信以协调峰值功率操作。当前，可布置两个存储器管芯之间的协调，且峰值功率操作可在这两个存储器管芯之间交错。然而，一次只能执行一个峰值功率操作。另外，在每个存储器管芯上使用两个或更多个触点焊盘，以用于在同一存储器芯片上的不同存储器管芯之间的通信。因此，有必要优化峰值功率管理电路和方案以在多个存储器管芯之间进行协调，使得可以同时在存储器芯片上执行多个峰值功率操作。这样，可以充分利用存储系统的功率或电流预算。

技术实现思路

1、本公开内容的一个方面是提供用于存储器存储系统的有效峰值功率管理。

2、本公开内容的一个方面提供了一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)系统。该ppm系统包括在该多个存储器管芯中的每个存储器管芯上的ppm电路。每个ppm电路包括电连接到电源和ppm电阻器的上拉驱动器；电连接到ppm电阻器的下拉驱动器；以及连接到该ppm电阻器的ppm触点焊盘。该多个存储器管芯的ppm触点焊盘彼此电连接。并且该ppm系统被配置为基于ppm触点焊盘的电位来管理峰值功率操作。

3、在一些实施例中，ppm系统还包括比较器，该比较器具有电连接到该多个存储器管芯的ppm触点焊盘的第一输入端子和电连接到参考电压的第二输入端子。在一些实施例中，比较器的输出端子连接到反相器。在一些实施例中，rc滤波器电连接到该多个存储器管芯的ppm触点焊盘和比较器的第一输入端子。在一些实施例中，该参考电压是基于存储器芯片上所允许的最大总电流的。

4、在一些实施例中，ppm触点焊盘的电位由流过ppm电路中的下拉驱动器的下拉电流进行调整。在一些实施例中，该下拉电流包括高电流水平，该高电流水平对应于峰值功率操作的峰值电流。

5、在一些实施例中，该上拉驱动器包括p-沟道金属氧化物半导体场效应晶体管(mosfet)。

6、在一些实施例中，该下拉驱动器包括n-沟道金属氧化物半导体场效应晶体管(mosfet)。

7、在一些实施例中，ppm触点焊盘、ppm电阻器和下拉驱动器电连接。

8、在一些实施例中，ppm触点焊盘、ppm电阻器和上拉驱动器电连接。

9、在一些实施例中，ppm触点焊盘通过管芯对管芯连接来电连接，每个管芯对管芯连接包括金属互连。

10、在一些实施例中，ppm触点焊盘通过倒装芯片键合、管芯对管芯键合或引线键合来电连接。

11、本公开内容的另一方面提供了一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)的方法，其中，该多个存储器管芯中的每个存储器管芯包括具有ppm触点焊盘的ppm电路。该多个存储器管芯的ppm触点焊盘电连接。该ppm方法包括以下步骤：接通存储器芯片的选定存储器管芯上的ppm电路的下拉驱动器；验证ppm使能信号，ppm使能信号由流过下拉驱动器的下拉电流进行调节；以及当ppm使能信号指示存储器芯片的总电流小于存储器芯片所允许的最大总电流时，在该选定存储器管芯上执行峰值功率操作。

12、在一些实施例中，该方法还包括：在接通下拉驱动器之后，将流过在该选定存储器管芯上的下拉驱动器的下拉电流设置在高电流水平，其中，该高电流水平对应于在该选定存储器管芯上的峰值功率操作的峰值电流。

13、在一些实施例中，该方法还包括：在执行峰值功率操作之后，将流过在该选定存储器管芯上的下拉驱动器的下拉电流设置为低电流水平，其中，该低电流水平对应于在该选定存储器管芯上的基电流。

14、在一些实施例中，该方法还包括：如果ppm使能信号指示存储器芯片的总电流大于存储器芯片所允许的最大总电流，则关断在该选定存储器管芯上的下拉驱动器。

15、在一些实施例中，该方法还包括：在关断下拉驱动器之后等待一延迟时间段。

16、在一些实施例中，该方法还包括：在验证ppm使能信号之前，通过将参考电压与ppm触点焊盘的电位进行比较来生成ppm使能信号。该参考电压是根据存储器芯片所允许的最大总电流来选择的。

17、在一些实施例中，该方法还包括：通过下拉驱动器的下拉电流来调节ppm触点焊盘的电位，其中，存储器芯片的总电流对应于流过存储器芯片上的每个下拉驱动器的下拉电流的总和。

18、在一些实施例中，如果ppm触点焊盘的电位高于参考电压，则将ppm使能信号设置为0；并且如果ppm触点焊盘的电位低于参考电压，则将ppm使能信号设置为1。

19、本领域技术人员根据本公开内容的说明书、权利要求书和附图可以理解本公开内容的其他方面。

技术特征：

1.一种包括多个存储器管芯的存储器芯片，每个所述存储器管芯包括峰值功率管理电路，每个所述峰值功率管理电路包括第一驱动器、第二驱动器以及连接在所述第一驱动器和所述第二驱动器之间的峰值功率管理触点焊盘，所述多个存储器管芯的峰值功率管理触点焊盘彼此电连接，其中：

2.根据权利要求1所述的存储器芯片，其中，每个所述峰值功率管理电路还包括连接在所述第一驱动器和第二驱动器之间的峰值功率管理电阻器。

3.根据权利要求2所述的存储器芯片，其中，所述第一驱动器连接在电源和所述峰值功率管理电阻器的第一端之间，所述第二驱动器连接到所述峰值功率管理电阻器的第二端和所述峰值功率管理触点焊盘。

4.根据权利要求2所述的存储器芯片，其中，所述第二驱动器连接在电源和所述峰值功率管理触点焊盘之间，所述峰值功率管理电阻器的第一端连接峰值功率管理触点焊盘，所述峰值功率管理电阻器的第二端连接所述第一驱动器。

5.根据权利要求1所述的存储器芯片，其中，所述峰值功率管理系统还包括：比较器，所述比较器具有电连接到所述多个存储器管芯的所述峰值功率管理触点焊盘的第一输入端子和电连接到参考电压的第二输入端子。

6.根据权利要求5所述的存储器芯片，其中，所述比较器的输出端子连接到反相器。

7.根据权利要求5所述的存储器芯片，其中，所述峰值功率管理系统还包括：rc滤波器，所述rc滤波器电连接到所述多个存储器管芯的所述峰值功率管理触点焊盘和所述比较器的所述第一输入端子。

8.根据权利要求5所述的存储器芯片，其中，所述参考电压是基于所述多个存储器管芯上所允许的最大总电流的。

9.根据权利要求1所述的存储器芯片，其中，流过所述第二驱动器的电流包括高电流水平，所述高电流水平与所属的存储器芯的峰值功率操作的峰值电流成比例。

10.根据权利要求9所述的存储器芯片，其中，流过所述第二驱动器的电流包括低电流水平，所述低电流水平与其所属的存储器管芯的基电流成比例，所述基电流小于所述峰值电流。

11.根据权利要求1所述的存储器芯片，其中，所述第一驱动器包括p-沟道金属氧化物半导体场效应晶体管(mosfet)。

12.根据权利要求1所述的存储器芯片，其中，所述第二驱动器包括n-沟道金属氧化物半导体场效应晶体管(mosfet)。

13.一种存储器管芯，包括峰值功率管理电路，所述峰值功率管理电路包括第一驱动器、第二驱动器以及连接在所述第一驱动器和所述第二驱动器之间的峰值功率管理触点焊盘，所述峰值功率管理触点焊盘与至少另一存储器管芯的峰值功率管理触点焊盘彼此电连接，其中：

14.根据权利要求13所述的存储器管芯，其中，每个所述峰值功率管理电路还包括连接在所述第一驱动器和第二驱动器之间的峰值功率管理电阻器。

15.根据权利要求14所述的存储器管芯，其中，所述第一驱动器连接在电源和所述峰值功率管理电阻器的第一端之间，所述第二驱动器电连接到所述峰值功率管理电阻器的第二端和所述峰值功率管理触点焊盘。

16.根据权利要求14所述的存储器管芯，其中，所述第二驱动器连接在电源和所述峰值功率管理触点焊盘之间，所述峰值功率管理电阻器的第一端连接峰值功率管理触点焊盘，所述峰值功率管理电阻器的第二端连接所述第一驱动器。

17.一种存储系统，包括：

18.一种用于具有多个存储器管芯的存储器芯片的峰值功率管理(ppm)的方法，其中，每个所述存储器管芯包括峰值功率管理电路，每个所述峰值功率管理电路包括第一驱动器、第二驱动器以及连接在所述第一驱动器和所述第二驱动器之间的峰值功率管理触点焊盘，所述多个存储器管芯的峰值功率管理触点焊盘彼此电连接，所述方法包括：

19.根据权利要求18所述的方法，还包括：

20.根据权利要求19所述的方法，还包括：

21.根据权利要求19所述的方法，还包括：

22.根据权利要求21所述的方法，还包括：

23.根据权利要求21所述的方法，还包括：

24.根据权利要求23所述的方法，还包括：

25.根据权利要求21所述的方法，其中，所述存储器芯片的总电流对应于流过所述多个第二驱动器的电流的总和。

26.根据权利要求18所述的方法，其中，所述存储器管芯的电流分布包括多个阶段，每个阶段分别包括一个峰值电流，所述方法还包括：

27.根据权利要求26所述的方法，在所述多个阶段中的至少部分阶段的起始处设置多个突破点，所述至少部分阶段中任一阶段的峰值电流大于前一阶段的峰值电流，其中，所述方法还包括：

技术总结提供了一种包括多个存储器管芯的存储器芯片，每个存储器管芯包括峰值功率管理电路，每个峰值功率管理电路包括第一驱动器、第二驱动器以及连接在第一驱动器和第二驱动器之间的峰值功率管理触点焊盘，且多个存储器管芯的峰值功率管理触点焊盘彼此电连接。其中：该峰值功率管理电路被配置为基于该峰值功率管理触点焊盘的电位来管理峰值功率操作，该峰值功率管理触点焊盘的电位由流过多个存储器管芯的多个第二驱动器的电流总和进行调整，并且流过每一所述第二驱动器的电流与其所属的存储器管芯的电流分布成比例。技术研发人员：J·郭,汤强受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/2/21