移位寄存电路、移位寄存器及数字微流控芯片的制作方法

本申请涉及微流控，特别是涉及移位寄存电路、移位寄存器及数字微流控芯片。

背景技术：

1、移位寄存电路在平板显示行业中为有源矩阵提供扫描信号，已经实现了广泛的应用。移位寄存电路在有源数字微流控芯片中的应用主要是提供驱动电压，以及数字微流控芯片与外部控制器之间的交互连接，能实现液滴驱动电极的逐行扫描驱动功能。在传统的有源数字微流控芯片中，行扫描信号是由外接集成电路(g-cof)来实现的，而采用移位寄存电路，可以在外接电路仅提供几路控制信号的基础上，采用与薄膜晶体管(tft)同样制程的工艺制作出扫描驱动电路，实现逐行扫描驱动功能。因此，采用移位寄存电路驱动节省了扫描驱动相关的集成电路，实现了制作成本的降低。

2、但是，驱动液滴的电压通常达到几十伏甚至上百伏，而目前应用于平板显示的移位寄存传输电路工作电压较低，无法满足有源数字微流控芯片的驱动需求，因此探索新的移位寄存电路是有必要的。

技术实现思路

1、本申请提供了移位寄存电路、移位寄存器及数字微流控芯片，能够满足数字微流控芯片的电压需求，并且能够简化移位寄存电路的电路结构，减低制作成本。

2、第一方面，本申请提供一种移位寄存电路，该移位寄存电路包括：输入模块，输入模块的控制端和第一端用于接收输入信号；其中，输入模块的第一端作为移位寄存电路的输入端；第一放电模块，第一放电模块的输入端用于接收第一时钟信号，第一放电模块的控制端耦接输入模块的第二端；第二放电模块，第二放电模块的第一端用于接收第一时钟信号，第二放电模块的第二端接地，第二放电模块的控制端耦接输入模块的第二端；输出模块，输出模块的控制端耦接输入模块的第二端，输出模块的第一端用于接收第二时钟信号，输出模块的第二端耦接第二放电模块的第三端；其中，第一时钟信号和第二时钟信号为互补时钟信号，输出模块的第二端作为移位寄存电路的输出端；其中，第一放电模块和第二放电模块用于在第一时钟信号控制下，对由输入模块接收的输入信号进行位移，以使输出模块根据第二时钟信号形成输出信号由移位寄存电路的输出端输出。

3、其中，第一放电模块包括：第一电容，其第一端作为第一放电模块的输入端，用于接收第一时钟信号；第一晶体管，其控制端耦接第一电容的第二端，其第一端耦接输入模块的第二端，其第二端接地；第二晶体管，其控制端耦接输入模块的第二端，其第一端耦接第一电容的第二端，其第二端接地；第三晶体管，其控制端耦接第一电容的第二端通过第二电容耦接输入模块的第二端，其第二端接地；第二放电模块包括：第四晶体管，其第一端耦接第一电容的第一端，其控制端耦接输入模块的第二端；第五晶体管，其控制端耦接第四晶体管的第二端，其第一端耦接输出模块的第二端，其第二端接地；其中，在第一时间长度内，第一时钟信号为高电平，第一晶体管截止、第二晶体管、第四晶体管和第五晶体管导通，由输出模块输出的输出信号为低电平，以及第二电容被充电；在第二时间长度内，第一时钟信号为低电平，第二时钟信号由低电平跳变为高电平，第二电容放电，由输出模块输出的输出信号为高电平。

4、其中，移位寄存电路更包括：复位模块，复位模块的第一端耦接输入模块的第二端，复位模块的第二端接地，复位模块的控制端用于接收复位信号。

5、其中，复位模块包括：第六晶体管，其控制端用于接收第一复位信号，其第一端耦接输入模块的第二端，其第二端接地；第七晶体管，其控制端用于接收第二复位信号，其第一端耦接输入模块的第二端，其第二端接地；其中，第七晶体管响应于接收到第二复位信号，对移位寄存电路进行初始复位；在移位寄存电路工作过程中，第六晶体管响应于接收到第一复位信号，对移位寄存电路进行复位。

6、其中，第一时钟信号和第二时钟信号的脉宽与输入信号的脉宽相等。

7、其中，输入模块包括第八晶体管，第八晶体管的控制端和第一端用于接收输入信号，第八晶体管的第二端耦接第一放电模块的控制端。

8、其中，输出模块包括第九晶体管，第九晶体管的控制端耦接输入模块的第二端，第九晶体管的第一端用于接收第二时钟信号，第九晶体管的第二端耦接第二放电模块的第三端。

9、其中，高电平第二时钟信号可达40v，移位寄存电路100工作频率可达100khz。

10、其中，移位寄存电路可驱动50pf的负载。

11、其中，晶体管为非晶硅薄膜晶体管。

12、第二方面，本申请提供一种移位寄存器，该移位寄存器包括若干个级联的如上述第一方面提供的移位寄存电路。

13、第三方面，本申请提供一种数字微流控芯片，包括移位寄存器或多个级联的移位寄存电路，其中，移位寄存器如上述第二方面提供的移位寄存器，移位寄存电路如上述第一方面提供的移位寄存电路。

14、本申请的有益效果是：区别于现有技术的情况，本申请提供的移位寄存电路、移位寄存器及数字微流控芯片，该移位寄存电路包括：输入模块、第一放电模块、第二放电模块和输出模块。其中，输入模块的控制端和第一端用于接收输入信号；且输入模块的第一端作为移位寄存电路的输入端；第一放电模块的输入端用于接收第一时钟信号，第一放电模块的控制端耦接输入模块的第二端；第二放电模块的第一端用于接收第一时钟信号，第二放电模块的第二端接地，第二放电模块的控制端耦接输入模块的第二端；输出模块的控制端耦接输入模块的第二端，输出模块的第一端用于接收第二时钟信号，输出模块的第二端耦接第二放电模块的第三端；其中，第一时钟信号和第二时钟信号为互补时钟信号，输出模块的第二端作为移位寄存电路的输出端；第一放电模块和第二放电模块用于在第一时钟信号控制下，对由输入模块接收的输入信号进行位移，以使输出模块根据第二时钟信号形成输出信号由移位寄存电路的输出端输出，能够满足数字微流控芯片的电压需求，并且利用第二时钟信号形成输出信号，无需额外设置电压源，能够简化移位寄存电路的电路结构，减低制作成本。

技术特征：

1.一种移位寄存电路，其特征在于，所述移位寄存电路包括：

2.根据权利要求1所述的移位寄存电路，其特征在于，所述第一放电模块包括：

3.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路更包括：复位模块，所述复位模块的第一端耦接所述输入模块的第二端，所述复位模块的第二端接地，所述复位模块的控制端用于接收复位信号。

4.根据权利要求3所述的移位寄存电路，其特征在于，所述复位模块包括：

5.根据权利要求1所述的移位寄存电路，其特征在于，所述输入模块包括第八晶体管，所述第八晶体管的控制端和第一端用于接收所述输入信号，所述第八晶体管的第二端耦接所述第一放电模块的控制端。

6.根据权利要求1所述的移位寄存电路，其特征在于，所述输出模块包括第九晶体管，所述第九晶体管的控制端耦接所述输入模块的第二端，所述第九晶体管的第一端用于接收所述第二时钟信号，所述第九晶体管的第二端耦接所述第二放电模块的第三端。

7.根据权利要求1-7任一项所述的移位寄存电路，其特征在于，所述高电平第二时钟信号可达40v，所述移位寄存电路工作频率可达100khz。

8.根据权利要求8所述的移位寄存电路，其特征在于，所述移位寄存电路可驱动50pf的负载。

9.根据权利要求2、4、5或6所述的移位寄存电路，其特征在于，晶体管为非晶硅薄膜晶体管。

10.根据权利要求1-6任一项所述的移位寄存电路，其特征在于，所述第一时钟信号和所述第二时钟信号的脉宽与所述输入信号的脉宽相等。

11.一种移位寄存器，其特征在于，所述移位寄存器包括若干个级联的如权利要求1至10任一项所述的移位寄存电路。

12.一种数字微流控芯片，其特征在于，包括移位寄存器或多个级联的移位寄存电路，其中，所述移位寄存器如权利要求11所述的移位寄存器，所述移位寄存电路如权利要求1-10任一项所述的移位寄存电路。

技术总结本申请公开了移位寄存电路、移位寄存器及数字微流控芯片。该移位寄存电路包括：输入模块、第一放电模块、第二放电模块和输出模块。其中，输入模块用于接收输入信号；第一放电模块接收第一时钟信号，第二放电模块接收第一时钟信号，输出模块的控制端耦接输入模块的第二端，输出模块接收第二时钟信号；其中，第一时钟信号和第二时钟信号为互补时钟信号，第一放电模块和第二放电模块用于在第一时钟信号控制下，对由输入模块接收的输入信号进行位移，以使输出模块根据第二时钟信号形成输出信号由移位寄存电路的输出端输出。通过上述方式，能够简化移位寄存电路的电路结构，减低制作成本。技术研发人员：于俊,姜圣哲,杜茂华,马汉彬受保护的技术使用者：广东奥素液芯微纳科技有限公司技术研发日：技术公布日：2024/2/21