一种非易失存储器及其存储单元擦写电压电路的制作方法

本技术涉及信息存储，尤其涉及一种非易失存储器及其存储单元擦写电压电路。

背景技术：

1、eeprom、flash等非易失存储器的存储单元通常为flotox（floating gate tunneloxide）mos管，即浮栅隧道氧化层晶体管，如图1、2，所示。该结构通过对floating gate（浮栅）的充放电来实现存储单元的擦写操作，其工作原理是：在外部高压电场作用下，浮栅和漏极之间的隧道区被击穿（隧道区厚度很小，易发生隧穿），载流子通过隧道区在浮栅和漏端之间双向移动，从而实现“擦除”和“写入”。当载流子穿过隧道区时，有一定几率和sio2内部晶格发生碰撞，导致内部产生缺陷，且载流子能量越高碰撞几率越大，而当sio2内部缺陷累积到一定程度后就会使得隧道区中产生一个电流通路，进而导致存储单元失效。

2、目前，在对非易失存储器的存储单元进行擦写时，均需用到高压脉冲作为擦写电压：比如写入时，漏极接地，控制栅（control gate）的电压vgc达到目标电压的最大值；擦除时，控制栅接地，漏极的电压vd达到目标电压的最大值，目标电压即是擦写电压。传统方式中，目标电压直接由低压跳变到高压，这使得在隧道区中迁移的载流子的能量较大，容易与sio2内部晶格发生碰撞产生缺陷，造成存储单元在多次重复擦写后失效。

技术实现思路

1、本实用新型要解决的技术问题在于，针对现有技术的上述非易失存储器的存储单元在多次重复擦写后失效的缺陷，提供一种非易失存储器及其存储单元擦写电压电路。

2、本实用新型解决其技术问题所采用的技术方案是：

3、构造一种非易失存储器的存储单元擦写电压电路，用于为存储单元提供擦写所需的目标电压，所述存储单元擦写电压电路包括：

4、恒流源；

5、基础电压电路，设置在所述恒流源的流通路径中，用于基于所述恒流源产生固定的基础电压作为目标电压；

6、击穿电路，用于在需要擦写时接入所述恒流源的流通路径中，基于所述恒流源产生一个第一预设电压，并将所述第一预设电压叠加到所述目标电压上使得所述目标电压达到击穿值，所述击穿值是指的所述目标电压施加到存储单元时隧道区被击穿的电压值；

7、多个小电压叠加电路，用于在击穿值产生后以预设时间为间隔逐个接入所述恒流源的流通路径中，基于所述恒流源逐个产生第二预设电压，并将逐个产生的第二预设电压叠加到目标电压上使得至目标电压自所述击穿值开始按照固定斜率逐步上升到目标电压的最大值。

8、开关序列电路，用于控制所述击穿电路和各个所述小电压叠加电路是否接入所述恒流源的流通路径中。

9、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，所述基础电压电路包括第一电阻，所述击穿电路包括第二电阻，所述小电压叠加电路包括第三电阻，所述第一电阻、第二电阻、多个所述第三电阻串联在所述恒流源的输出端和地之间，所述恒流源的输出端作为目标电压的输出节点。

10、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，所述第一电阻的阻值为零。

11、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，所述开关序列电路包括与第二电阻以及与多个所述第三电阻分别一一对应的多个开关，每一个开关用于选择对应的电阻是否接入所述恒流源的流通路径中。

12、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，每一个开关的输入端连接对应的电阻的第一端，每一个开关的输出端连接对应的电阻的第二端。

13、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，所有的所述第三电阻全部位于第二电阻和地之间，每一个开关的输入端连接对应的电阻的第一端；

14、对于位于所述第一电阻的第一端和所述恒流源之间的每一个电阻：其所对应的开关的输出端连接至所述第一电阻的第一端；

15、对于位于所述第一电阻的第二端和地之间的每一个电阻：其所对应的开关的输出端连接至地。

16、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，还包括延时电路，用于接收开关控制信号，并进行不同的延时来控制所述开关序列电路中的多个开关按照时序逐个动作从而选择对应的电阻接入所述恒流源的流通路径中。

17、在本实用新型所述的非易失存储器的存储单元擦写电压电路中，开关为mos管或者三极管。

18、二方面，构造一种非易失存储器，其包括存储单元和如前任一项所述的存储单元擦写电压电路。

19、本实用新型的非易失存储器及其存储单元擦写电压电路，具有以下有益效果：在需要擦写存储单元时，目标电压并非直接上升到最大值，而是先利用击穿电路使得目标电压首先达到击穿值，隧道区被击穿，电子向浮栅迁移，然后利用多个小电压叠加电路逐个产生第二预设电压叠加到所述目标电压上使得目标电压自击穿值开始按照固定斜率逐步上升到最大值，如此，可以使得浮栅与漏端之间的压差始终维持在一个较小的值，从而降低了穿过隧道区的载流子的能量，减小了其与sio2内部晶格发生碰撞的几率，增加存储单元的可重复擦写次数。

技术特征：

1.一种非易失存储器的存储单元擦写电压电路，用于为存储单元提供擦写所需的目标电压，其特征在于，所述存储单元擦写电压电路包括：

2.根据权利要求1所述的非易失存储器的存储单元擦写电压电路，其特征在于，还包括开关序列电路，用于控制所述击穿电路和各个所述小电压叠加电路是否接入所述恒流源的流通路径中。

3.根据权利要求2所述的非易失存储器的存储单元擦写电压电路，其特征在于，所述基础电压电路包括第一电阻，所述击穿电路包括第二电阻，所述小电压叠加电路包括第三电阻，所述第一电阻、第二电阻、多个所述第三电阻串联在所述恒流源的输出端和地之间，所述恒流源的输出端作为目标电压的输出节点。

4.根据权利要求3所述的非易失存储器的存储单元擦写电压电路，其特征在于，所述第一电阻的阻值为零。

5.根据权利要求3所述的非易失存储器的存储单元擦写电压电路，其特征在于，所述开关序列电路包括与第二电阻以及与多个所述第三电阻分别一一对应的多个开关，每一个开关用于选择对应的电阻是否接入所述恒流源的流通路径中。

6.根据权利要求5所述的非易失存储器的存储单元擦写电压电路，其特征在于，每一个开关的输入端连接对应的电阻的第一端，每一个开关的输出端连接对应的电阻的第二端。

7.根据权利要求5所述的非易失存储器的存储单元擦写电压电路，其特征在于，所有的所述第三电阻全部位于第二电阻和地之间，每一个开关的输入端连接对应的电阻的第一端；

8.根据权利要求5所述的非易失存储器的存储单元擦写电压电路，其特征在于，还包括延时电路，用于接收开关控制信号，并进行不同的延时来控制所述开关序列电路中的多个开关按照时序逐个动作从而选择对应的电阻接入所述恒流源的流通路径中。

9.根据权利要求5所述的非易失存储器的存储单元擦写电压电路，其特征在于，开关为mos管或者三极管。

10.一种非易失存储器，其特征在于，包括存储单元和如权利要求1至9中任一项所述的存储单元擦写电压电路。

技术总结本技术公开了一种非易失存储器及其存储单元擦写电压电路，包括恒流源、基础电压电路、击穿电路以及多个小电压叠加电路，在需要擦写存储单元时，目标电压并非直接上升到最大值，而是先利用击穿电路使得目标电压首先达到击穿值使得隧道区被击穿，电子向浮栅迁移，然后利用多个小电压叠加电路逐个产生第二预设电压叠加到目标电压上使得目标电压自击穿值开始按照固定斜率逐步上升到最大值，如此，可以使得浮栅与漏端之间的压差始终维持在一个较小的值，从而降低了穿过隧道区的载流子的能量，减小了其与SiO<subgt;2</subgt;内部晶格发生碰撞的几率，增加存储单元的可重复擦写次数。技术研发人员：刘桂云,谢泽平受保护的技术使用者：辉芒微电子（深圳）股份有限公司技术研发日：20230525技术公布日：2024/2/25