真单相钟控寄存器TSPCR的制作方法

本申请涉及集成电路以及大规模集成电路技术，特别涉及真单相钟控寄存器(tspcr：true single-phase clocked register)。

背景技术：

1、tspcr作为时序逻辑结构被广泛应用于各种集成电路设计中。但是，tspcr在时钟斜率满足不了陡直要求时，常会出现输出不稳定的情况，比如，时钟斜率满足不了陡直要求(以时钟从低电平变化到高电平比较缓慢为例)，假若时钟从低电平变化到高电平比较缓慢，则常会使tspcr的nmos和pmos同时导通，造成竞争情况，最后导致tspcr的输出不稳定。

技术实现思路

1、本申请实施例提供真单相钟控寄存器tspcr，以降低tspcr对时钟斜率的陡直要求。

2、本申请实施例提供一种真单相钟控寄存器tspcr，该tspcr包括：至少第一电路、第二电路和第三电路；所述第一电路的输出端和第二电路的输入端连接；其中，所述第一电路和所述第二电路均包括晶体管，所述第一电路通过其中的晶体管放电的速度小于所述第二电路通过其中的晶体管放电的速度；

3、所述第二电路的输出端和所述第三电路的输入端之间接入一个分支电路结构；所述分支电路结构的第一端连接在所述第二电路的输出端和所述第三电路的输入端之间，第二端连接地，所述分支电路结构的第一端和第二端之间至少包括一个电容，所述分支电路结构用于降低所述第二电路的放电速度，以使所述第一电路和所述第二电路在同时放电时控制所述第二电路的放电速度小于所述第一电路的放电速度。

4、本申请的实施例提供的技术方案可以包括以下有益效果：

5、本实施例通过在第二电路的输出端和第三电路的输入端之间接入一个包含电容的分支电路结构，借助于电容的稳压特性，能够保证第二电路的输出端的电压稳定，而一旦第二电路的输出端的电压稳定，比如该电压稳定的时长大于整个tspcr的传输延时，则会保证数据输入信号d输入至第三电路的输入端时电压还是稳定的，这能够保证最终整个tspcr的输出是稳定的，不会受到由于时钟斜率比较低(比如从低电平到高电平变化缓慢)所导致tspcr中晶体管比如nmos管与pmos管同时导通时电压值不稳定的情况，降低了对时钟斜率陡直程度的要求；

6、进一步地，本实施例中，分支电路结构中新接入的电容会使得第二电路存储的电荷比第一电路存储的电荷多，而当第二电路存储的电荷比第一电路存储的电荷多，则就会降低第二电路的放电速度，使得之前的第二电路的放电速度大于第一电路的放电速度调整为第二电路的放电速度小于第一电路的放电速度。而第二电路的放电速度小于第一电路的放电速度，就不会出现第一电路和第二电路同时放电时第二电路的放电趋势被逆转的情况，进而避免tspcr的输出发生毛刺等逻辑错误。

7、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。

技术特征：

1.一种真单相钟控寄存器tspcr，其特征在于，所述tspcr包括至少第一电路、第二电路和第三电路；所述第一电路的输出端和第二电路的输入端连接；其中，所述第一电路和所述第二电路均包括晶体管，所述第一电路通过其中的晶体管放电的速度小于所述第二电路通过其中的晶体管放电的速度；

2.根据权利要求1所述的tspcr，其特征在于，所述分支电路结构中电容的取值，与所述tspcr的clk的时钟斜率相关。

3.根据权利要求1或2所述的tspcr，其特征在于，当所述tspcr的时钟信号clk的上升沿或下降沿的时钟斜率越大，所述电容的取值越大，当所述clk的上升沿或下降沿的时钟斜率越小，所述电容的取值越小。

4.根据权利要求1所述的tspcr，其特征在于，所述tspcr还包括第四电路，第四电路的输出端连接第一电路的输入端，第四电路的输入端接入整个tspcr的数据输入信号d；

5.根据权利要求1至4任一所述的tspcr，其特征在于，所述第一电路是由pmos管mp6、nmos管mn5和nmos管mn4组成的反相电路，其中，mp6的第一端、mn4的第一端分别连接所述tspcr的时钟信号clk，mp5的第一端作为该反相电路的输入端，所述mp6的第二端与mn5的第二端之间的节点y作为该反相电路的输出端，连接至第二电路的输入端。

6.根据权利要求5所述的tspcr，其特征在于，所述第二电路是由pmos管mp9、nmos管mn8和nmos管mn7组成的反相电路，其中，mn8的第一端连接所述tspcr的时钟信号clk，所述mp9的第一端与mn7的第一端分别作为该反相电路的输入端，mp9的第二端与mn8的第二端之间的一节点作为该反相电路的输出端。

7.根据权利要求5所述的tspcr，其特征在于，所述第三电路由pmos管mp11、nmos管mn10组成的反相电路；

8.根据权利要求5所述的tspcr，其特征在于，所述第四电路由pmos管mp3、pmos管mp2和nmos管mn1组成的反相电路；

9.根据权利要求4或8所述的tspcr，其特征在于，所述数据输入信号d为低电平且所述clk为低电平时，所述第一电路的输出端为高电平。

技术总结本申请实施例公开了真单相钟控寄存器TSPCR。本申请实施例通过在第二电路的输出端和第三电路的输入端之间接入一个包含电容的分支电路结构，借助于电容的稳压特性，能够保证第二电路的输出端的电压稳定，而一旦第二电路的输出端的电压稳定，比如该电压稳定的时长大于整个TSPCR的传输延时，则会保证数据输入信号D输入至第三电路的输入端时电压还是稳定的，这能够保证最终整个TSPCR的输出是稳定的，不会受到由于时钟斜率比较低(比如从低电平到高电平变化缓慢)所导致TSPCR中晶体管比如NMOS管与PMOS管同时导通时电压值不稳定的情况，降低了对时钟斜率陡直程度的要求。技术研发人员：何佳,王桂玲,刘俊受保护的技术使用者：杭州海康微影传感科技有限公司技术研发日：技术公布日：2024/2/25