一种动态随机存储阵列的控制方法与流程

本发明属于微电子学与集成电路，具体涉及一种共享位线的双晶体管无电容动态随机存储阵列的控制方法。

背景技术：

1、传统硅基动态随机存储器在小型化过程中，存储电荷泄漏问题愈发严峻，技术发展面临瓶颈。在此背景下，基于氧化物半导体的动态随机存储器能够有效降低存储电荷泄漏，在不增加工艺复杂度的前提下实现超长数据存储时间，发展前景巨大。得益于氧化物半导体晶体管的超低关态电流，可以仅基于器件寄生电容实现多种无电容动态随机存储器。

2、常见的无电容动态随机存储单元具有2t0c结构，由一个写晶体管和一个读晶体管构成：写晶体管关态电流极低，因此存储器单元可以使用读晶体管的栅极电容作为存储电容，并且实现极长的保持时间；读晶体管的栅极上的电荷信息将影响其栅压，进而影响其漏极电流的大小，并最终由电路模块读出，避免了传统电荷共享读取机制存在的读取信号较低的问题。

3、现有的基于氧化物半导体的动态随机存储单元需要分别引出两组字线与位线，即写字线、写位线、读字线以及读位线，单元互联复杂，硬件开销大，阵列集成时面临布局布线方面的挑战，限制了存储密度的提升。

技术实现思路

1、本发明的目的在于提出一种共享位线的双晶体管无电容动态随机存储阵列的控制方法，通过位线分时复用方法降低存储器阵列互连的复杂度，进一步提升存储密度。

2、本发明的技术方案如下：

3、一种动态随机存储阵列的控制方法，其特征在于，

4、1)动态随机存储阵列的存储器单元由写晶体管和读晶体管构成，写晶体管的源极和读晶体管的栅极相连，读晶体管的栅极电容作为存储节点，储存电荷信息；写晶体管的栅极与写字线相连，读晶体管的源极与读字线相连，写晶体管的漏极和读晶体管的漏极与同一条位线相连，上述存储器单元排列连接构成存储阵列，阵列中同一行单元的写字线和读字线相同，同一列单元的位线相同，写字线和读字线平行，字线和位线垂直；

5、2)写入时选中一行单元，并行写入，即将被选中行的写字线置为高电平，读字线置为低电平，未被选中行的写字线和读字线置为低电平；对于写入数据“1”的单元，将其位线置为高电平；对于写入数据“0”的单元，将其位线置为低电平；

6、3)读取时选中一行单元读取，将被选中行的写字线和读字线置为低电平，其余行的写字线置为低电平，读字线置为高电平；将所有列的位线置为高电平，若位线上的读出电流大于参考电流iref，则表明存储节点存有电荷，读取结果为“1”；若位线上的读出电流小于参考电流iref，则表明存储节点未存有电荷，读取结果为“0”。

7、进一步，动态随机存储阵列在保持状态时，将所有的位线、写字线和读字线都置为低电平。

8、本发明具有如下优点：

9、本发明利用共享写晶体管和读晶体管的位线，通过位线分时复用方法降低存储器阵列互连的复杂度，且降低了存储阵列中信号线的数量，在相同特征尺寸下，面积开销和互连复杂度低于现有平面结构的2t0c存储阵列。

技术特征：

1.一种动态随机存储阵列的控制方法，其特征在于，具体步骤包括：

2.如权利要求1所述的动态随机存储阵列的控制方法，其特征在于，动态随机存储阵列在保持状态时，将所有的位线、写字线和读字线都置为低电平。

技术总结本发明公开了一种动态随机存储阵列的控制方法，属于微电子学与集成电路技术领域。该方法利用共享位线的双晶体管无电容动态随机存储器单元，将被选中行的写字线置为高电平，读字线置为低电平，未被选中行的写字线和读字线置为低电平，对于写入数据“1”的单元，将其位线置为高电平；对于写入数据“0”的单元，将其位线置为低电平；读取时将被选中行的写字线和读字线置为低电平，其余行的写字线置为低电平，读字线置为高电平；将所有列的位线置为高电平，若位线上的读出电流大于参考电流，读取结果为“1”；若位线上的读出电流小于参考电流，读取结果为“0”。本发明通过位线分时复用方法降低存储器阵列互连的复杂度，进一步提升存储密度。技术研发人员：蔡一茂,冀映彤,王宗巍,张海粟,鲍霖,王翠梅,黄如受保护的技术使用者：北京超弦存储器研究院技术研发日：技术公布日：2024/2/29