一种存储器的控制方法及相关设备与流程

本说明书涉及芯片，更具体地说，本发明涉及一种存储器的控制方法及相关设备。

背景技术：

1、dram(dynamic random access memory，动态随机存取存储器)和flash存储器是目前应用最广泛的两种存储器。相比较而言，dram采用一个电容加一个选择晶体管的存储单元结构，具有读写速度快的优势，缺点是数据保持时间短，需要不间断的刷新。而flash采用具有浮栅结构或者电荷陷阱的晶体管作为存储单元，数据保持时间长具有非易失性的特点，但是读写速度慢。半浮栅存储器的存储单元介于以上两者之间，虽然数据保持时间不如flash存储单元，但是读取速度显著较快。

2、目前，半浮栅存储单元的制备取得了一定的进展，但是，半浮栅存储器在执行读写操作时存储器控制流程比较复杂。

技术实现思路

1、在技术实现要素：部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

2、为了简化半浮栅存储器控制器的结构并缩短半浮栅控制器的执行周期，第一方面，本发明提出一种存储器的控制方法，上述方法包括：

3、接收时钟命令信号；

4、基于上述时钟命令信号输出第一控制信号；上述第一控制信号包括控制dram存储器的控制指令；

5、基于上述第一控制信号控制半浮栅存储器。

6、可选的，上述第一控制信号包括激活指令、读数据指令；

7、上述基于上述第一控制信号控制半浮栅存储器的步骤，包括：

8、响应于上述第一控制信号为上述激活指令，从上述半浮栅存储器的存储单元中读取数据，利用灵敏放大器将读取的数据进行放大并保存，并对上述半浮栅存储器的存储单元进行擦除操作；

9、响应于上述第一控制信号为上述读数据指令，将保存至上述灵敏放大器中的数据读出至数据读写单元。

10、可选的，上述第一控制信号包括写数据指令、预充指令；

11、上述基于上述第一控制信号控制半浮栅存储器的步骤，包括：

12、响应于上述第一控制信号为上述写数据指令，将写入数据写入至灵敏放大器；

13、响应于上述第一控制信号为上述预充指令，将上述灵敏放大器中的上述写入数据写入至上述半浮栅存储器的存储单元。

14、可选的，上述响应于上述第一控制信号为上述激活指令，从上述半浮栅存储器的存储单元中读取数据，利用灵敏放大器将读取的数据进行放大并保存，并对上述半浮栅存储器的存储单元进行擦除操作，包括：

15、响应于上述第一控制信号为上述激活指令，基于上述激活指令输出高电平的行控制信号，以及有效的行地址信号；

16、根据上述高电平的行控制信号、有效的行地址信号从上述半浮栅存储器的存储单元中读取数据；

17、接收第二控制信号，控制上述灵敏放大器处于工作状态，且连通上述灵敏放大器与上述半浮栅存储器的存储单元之间的通路，利用上述灵敏放大器将读取的数据进行放大并保存；

18、断开上述灵敏放大器与上述半浮栅存储器的存储单元之间的通路，并控制上述位线的电压为低电平状态，进而对上述半浮栅存储器的存储单元进行擦除操作。

19、可选的，上述响应于上述第一控制信号为上述读数据指令，将保存至上述灵敏放大器中的数据读出至数据读写单元，包括：

20、响应于上述第一控制信号为上述读数据指令，基于上述读数据指令输出有效的列控制信号、低电平的读写控制信号和有效的列地址信号；

21、接收上述列控制信号和低电平读写控制信号，触发读数据操作；

22、对有效的列地址信号进行译码生成有效列地址选择信号；

23、基于有效列地址选择信号将保存在上述灵敏放大其中的数据通过双向数据传输线路读出至数据读写单元。

24、可选的，上述响应于上述第一控制信号为上述写数据指令，将写入数据写入至灵敏放大器，包括：

25、响应于上述第一控制信号为上述写数据指令，基于上述写数据指令输出有效的列控制信号、高电平的读写控制信号和有效的列地址信号；

26、接收上述列控制信号和低电平读写控制信号，触发写数据操作；

27、对有效的列地址信号进行译码生成有效列地址选择信号；

28、基于有效列地址选择信号将保存在读写单元的数据通过双向数据传输线路写入至上述灵敏放大器。

29、可选的，上述响应于上述第一控制信号为上述预充指令，将上述灵敏放大器中的上述写入数据写入至上述半浮栅存储器的存储单元，包括：

30、响应于上述第一控制信号为上述预充指令，基于上述预充指令输出低电平的行控制信号和有效的行地址信号；

31、根据上述低电平的行控制信号和有效的行地址信号将上述灵敏放大器中的上述写入数据写入至上述半浮栅存储器的存储单元。

32、第二方面，本发明还提出一种半浮栅存储器，包括：

33、半浮栅存储模块，上述半浮栅存储模块用于存储数据；

34、控制电路，连接上述半浮栅存储模块，上述控制电路用于接收时钟命令信号，基于上述时钟命令信号生成第一控制信号，并基于上述第一控制信号控制上述半浮栅存储模块，其中，上述第一控制信号包括控制dram存储器的控制指令。

35、可选的，上述半浮栅存储器还包括：

36、地址电路，连接上述控制电路以及上述半浮栅存储模块，上述地址电路用于接收外部地址信号并生成内部地址信号，上述控制电路基于上述内部地址信号确定上述半浮栅存储模块的目标存储单元；

37、数据电路，上述数据电路连接上述半浮栅存储模块和上述控制电路，用于控制上述半浮栅存储模块与外部实现数据传输。

38、可选的，上述半浮栅存储模块包括：

39、半浮栅单元阵列，上述半浮栅单元阵列包括半浮栅存储单元，位线、字线、灵敏放大器、第一开关和第二开关，上述半浮栅存储单元位于上述字线和上述位线的交点处，上述第一开关通过上述位线连接于上述半浮栅存储单元与上述灵敏放大器之间，上述第二开关通过上述位线连接于上述灵敏放大器和列电路之间；

40、行电路，用于控制上述位线和上述灵敏放大器的工作状态；

41、列电路，用于控制上述字线、上述第一开关和上述第二开关工作的工作状态。

42、第三方面，一种电子系统，包括：存储器、处理器以及存储在上述存储器中并可在上述处理器上运行的计算机程序，上述处理器用于执行存储器中存储的计算机程序时实现如上述的第一方面任一项的存储器的控制方法的步骤。

43、第四方面，本发明还提出一种计算机可读存储介质，其上存储有计算机程序，上述计算机程序被处理器执行时实现第一方面上述任一项的存储器的控制方法。

44、综上，本技术实施例提出的一种存储器的控制方法包括：接收时钟命令信号；基于上述时钟命令信号输出第一控制信号；上述第一控制信号包括控制dram存储器的控制指令；基于上述第一控制信号控制半浮栅存储器。本技术提出的存储器控制方法，可以控制半浮栅存储单元标准的dram操作方式存储数据。存储器控制器可以将该半浮栅存储器当作标准的dram存储器对待，不需要复杂的控制算法，因而控制器比较简单。本技术通过存储器内部的半浮栅控制电路将dram操作转换为基本的半浮栅存储单元基本操作，从而实现了半浮栅存储单元用于dram存储器的应用开发。

45、本发明的存储器的控制方法，本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。