用于具有模拟推理能力的集成电路装置的权重校准检查的制作方法

本文中所公开的至少一些实施例大体上涉及存储器系统，并且更具体地但不限于经配置以执行乘法和累加电路的计算的存储器单元。

背景技术：

1、图像传感器可生成大量数据。将图像数据从图像传感器传输到通用微处理器(例如，中央处理单元(cpu))以用于一些应用的处理(例如图像分割、对象识别、特征提取等)是低效的。

2、一些图像处理可包含密集的计算，涉及用于累加的元素的列或矩阵的乘法。已经开发一些专用电路来加速乘法和累加运算。例如，乘法器-累加器(mac单元)可使用一组并行计算逻辑电路实施以实现高于通用微处理器的计算性能。例如，乘法器-累加器(mac单元)可使用忆阻器交叉开关实施。

技术实现思路

1、在一个方面中，本公开涉及一种方法，其包括：在第一模式下将集成电路装置中的存储器单元阵列中的第一存储器单元的阈值电压编程以存储权重数据；通过所述集成电路装置使用所述第一存储器单元执行乘法和累加运算；在第二模式下将所述存储器单元阵列中的第二存储器单元的阈值电压编程以存储将乘法和累加运算应用于样本输入和所述权重数据的第一结果；通过所述集成电路装置执行应用于所述样本输入和所述权重数据的所述乘法和累加运算以获得第二结果；从所述第二存储器单元检索所述第一结果；以及通过所述集成电路装置将所述第一结果和所述第二结果进行比较，以确定对于乘法和累加运算在所述第一模式下编程的所述第一存储器单元的输出电流特性的校准是否被损坏。

技术特征：

1.一种方法，其包括：

2.根据权利要求1所述的方法，其中所述存储器单元阵列中的每个相应存储器单元经配置以在所述相应存储器单元的阈值电压在所述第一模式下编程且所述相应存储器单元被施加预定读取电压时输出：

3.根据权利要求2所述的方法，其中所述存储器单元阵列中的所述相应存储器单元经配置以在所述第一模式下编程时每单元存储一个位；并且所述存储器单元阵列中的所述相应存储器单元经配置以在所述第二模式下编程时每单元存储多于一个位。

4.根据权利要求3所述的方法，其中所述执行应用于所述样本输入和所述权重数据的所述乘法和累加运算以获得所述第二结果是响应于确定所述集成电路装置的当前操作温度具有从预定温度的大于阈值的偏移。

5.根据权利要求4所述的方法，其中所述预定温度是所述第一存储器单元的所述阈值电压经编程以存储所述权重数据时的操作温度。

6.根据权利要求3所述的方法，其中所述执行应用于所述样本输入和所述权重数据的所述乘法和累加运算以获得所述第二结果是响应于确定自所述第一存储器单元的所述阈值电压经编程以存储所述权重数据以来的经过时间比预定时间间隔长；并且

7.根据权利要求3所述的方法，其中所述第一存储器单元经配置于所述存储器单元阵列中作为连接到公共位线的列；并且所述第二结果是通过将所述位线中的电流数字化为预定量的电流的倍数而生成。

8.根据权利要求7所述的方法，其中所述样本输入包含应用以控制在分别连接到所述第一存储器单元的字线上配置的电压驱动器列的一的列。

9.根据权利要求7所述的方法，其进一步包括：

10.根据权利要求3所述的方法，其中所述第一存储器单元在所述存储器单元阵列中配置为分别连接到多个位线的多个列；并且所述第二结果是通过将所述位线中的电流数字化为预定量的电流的倍数以生成列输出并经由移位和相加来组合所述列输出而生成。

技术总结本申请案涉及用于具有模拟推理能力的集成电路装置的权重校准检查。一种集成电路装置，其具有用以检查经配置以执行乘法和累加运算的存储器单元的校准的机制。所述集成电路装置在第一模式下将存储器单元阵列中的第一存储器单元的阈值电压编程以存储权重数据，并且在第二模式下将所述存储器单元阵列中的第二存储器单元的阈值电压编程以存储将乘法和累加运算应用于样本输入和所述权重数据的第一结果。在校准检查期间，所述集成电路装置使用所述第一存储器单元执行所述运算以获得第二结果，并且将从所述第二存储器单元检索到的所述第一结果与所述第二结果进行比较以确定在所述第一模式下编程的所述第一存储器单元的输出电流特性的校准是否被损坏。技术研发人员：P·卡利受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/3/11