一种四分裂字线的双向计算8T存内计算单元的制作方法

本发明涉及一种四分裂字线的双向计算8t存内计算单元，属于存储电路。

背景技术：

1、随着人工智能、物联网、云计算和移动互联网等技术的高速发展，数据密集型计算模型任务如神经网络、数据搜索等对硬件中的芯片系统在能效、性能、尺寸成本等方面提出了更高要求。过去几十年，晶体管集成电路沿着摩尔定律飞速发展，电子计算机发明以来，冯·诺依曼体系结构就一直占据主导地位，然而，由于“存储墙”和“带宽墙”等原因，传统基于冯·诺依曼架构的计算芯片系统由于其固有的存储计算分离的结构特点，在处理数据密集型模型算法时大量能耗和信号延迟损失在频繁的数据搬运和内存访问上导致硬件性能瓶颈和低能效等缺点日益凸显，摩尔定律的延续也面临着巨大挑战。因此，为了解决这些问题，新的计算机架构，特别是超越冯·诺依曼架构，亟待提出。

技术实现思路

1、本发明所要解决的技术问题是克服现有技术的缺陷，提供一种四分裂字线的双向计算8t存内计算单元。

2、为解决上述技术问题，本发明提供一种四分裂字线的双向计算8t存内计算单元，包括：存储模块、写入路径模块、位线；还包括：读取路径模块、双分裂读字线、双分裂写字线；

3、所述写入路径模块分别连接所述双分裂写字线、所述存储模块和所述位线；

4、所述读取路径模块分别连接所述双分裂读字线和位线；

5、通过选择双分裂读字线中不同的读字线和位线，并置于读字线特定的电平进行跨行/列读取，所述特定的电平为高电平或者低电平；

6、所述双分裂读字线用于and、or逻辑运算，所述双分裂写字线用于输入数据与存储数据的nxor逻辑运算。

7、进一步的，所述写入路径模块包括第一晶体管n1和第二晶体管n2；所述双分裂读字线包括第一写入字线wwl和第二写入字线wwr；所述位线包括位线bl和位线blb；

8、第一晶体管n1的栅极连接第一写入字线wwl，第一晶体管n1的源极/漏极连接位线bl，第一晶体管n1的漏极/源极连接存储模块；

9、第二晶体管n2的栅极连接第二写入字线wwr，第二晶体管n2的源极/漏极连接位线blb，第二晶体管n2的漏极/源极连接存储模块。

10、进一步的，所述读取路径模块包括第五晶体管n5和第六晶体管n6；所述双分裂读字线包括第一读取字线rwl和第二读取字线rwr；

11、第五晶体管n5的栅极连接存储模块，第五晶体管n5的源极/漏极连接位线bl，第五晶体管n5的漏极/源极连接第一读取字线rwl；

12、第六晶体管n6的栅极连接存储模块，第六晶体管n6的源极/漏极连接位线blb，第五晶体管n6的漏极/源极连接第二读取字线rwr。

13、进一步的，所述存储模块包括第三晶体管n3，第四晶体管n4，第七晶体管p1，第八晶体管p2；

14、第三晶体管n3的栅极分别连接第一存储节点qb、第七晶体管p1的栅极，第三晶体管n3的漏极分别连接第一晶体管n1的漏极/源极、第七晶体管p1的漏极，第三晶体管n3的源极接地，第七晶体管p1的源极接电源；

15、第四晶体管n4的栅极分别连接第二存储节点q、第八晶体管p2的栅极，第四晶体管n4的漏极分别连接第二晶体管n2的漏极/源极、第八晶体管p2的漏极，第四晶体管n4的源极接地，第八晶体管p2的源极接电源。

16、进一步的，所述第一晶体管n1、第二晶体管n2、第五晶体管n5和第六晶体管n6的漏极和源极根据所接的电压高低自动调节。

17、进一步的，所述第一晶体管n1、第二晶体管n2、第三晶体管n3、第四晶体管n4、第五晶体管n5和第六晶体管n6采用nmos管。

18、进一步的，所述第七晶体管p1和第八晶体管p2采用pmos管。

19、本发明所达到的有益效果：

20、本发明能够实现跨行和跨列两种读取模式，这些模式可实现内存中矩阵变换、逻辑操作而不需要额外的数据搬移；具有水平和垂直解耦读取端口，提高了计算稳定性；字线的交叉布局使具有多行或多列并行激活的阵列能够在两个方向上执行矢量逻辑操作。

技术特征：

1.一种四分裂字线的双向计算8t存内计算单元，包括：存储模块、写入路径模块、位线；其特征在于，还包括：读取路径模块、双分裂读字线、双分裂写字线；

2.根据权利要求1所述的四分裂字线的双向计算8t存内计算单元，其特征在于，所述写入路径模块包括第一晶体管n1和第二晶体管n2；所述双分裂读字线包括第一写入字线wwl和第二写入字线wwr；所述位线包括位线bl和位线blb；

3.根据权利要求2所述的四分裂字线的双向计算8t存内计算单元，其特征在于，所述读取路径模块包括第五晶体管n5和第六晶体管n6；所述双分裂读字线包括第一读取字线rwl和第二读取字线rwr；

4.根据权利要求3所述的四分裂字线的双向计算8t存内计算单元，其特征在于，所述存储模块包括第三晶体管n3，第四晶体管n4，第七晶体管p1，第八晶体管p2；

5.根据权利要求4所述的四分裂字线的双向计算8t存内计算单元，其特征在于，所述第一晶体管n1、第二晶体管n2、第五晶体管n5和第六晶体管n6的漏极和源极根据所接的电压高低自动调节。

6.根据权利要求4所述的四分裂字线的双向计算8t存内计算单元，其特征在于，所述第一晶体管n1、第二晶体管n2、第三晶体管n3、第四晶体管n4、第五晶体管n5和第六晶体管n6采用nmos管。

7.根据权利要求4所述的四分裂字线的双向计算8t存内计算单元，其特征在于，所述第七晶体管p1和第八晶体管p2采用pmos管。

技术总结本发明公开了一种四分裂字线的双向计算8T存内计算单元，包括：存储模块、写入路径模块、位线；还包括：读取路径模块、双分裂读字线、双分裂写字线；写入路径模块分别连接双分裂写字线、存储模块和位线；读取路径模块分别连接双分裂读字线和位线；通过选择双分裂读字线中不同的读字线和位线，并置于读字线特定的电平进行跨行/列读取，特定的电平为高电平或者低电平；双分裂读字线用于AND、OR逻辑运算，双分裂写字线用于输入数据与存储数据的NXOR逻辑运算。优点：本发明能够实现跨行和跨列两种读取模式，能够提高计算稳定性；字线的交叉布局使具有多行或多列并行激活的阵列能够在两个方向上执行矢量逻辑操作。技术研发人员：游恒,高岩,赵光华,詹子骁,董若梁,王建超,尚德龙,周玉梅受保护的技术使用者：中科南京智能技术研究院技术研发日：技术公布日：2024/3/21