能够自适应地控制偏置的半导体存储器件及其操作方法与流程

本发明涉及半导体存储器件，并且更具体地，涉及能够根据所需的操作条件或操作环境自适应地控制偏置的半导体存储器件和操作该半导体存储器件的方法。

背景技术：

1、半导体存储器件通过使用外部施加的电压或内部产生的电压来操作。这里，可以使用恒定偏压来控制对应元件在所需的操作范围内操作。例如，在半导体存储器件中，将反向偏压(vbb)施加到nmos晶体管的主体，并且将升压电压(vpp)施加到pmos晶体管的主体，从而可以驱动每个晶体管所需的导通电流。

2、最近，半导体器件所需的操作条件或操作环境正在多样化。在这方面，存在可以针对操作条件或操作环境对半导体存储器件的偏压控制进行优化以确保操作可靠性的需求。

技术实现思路

1、实施例涉及能够自适应地控制其偏置的半导体存储器件以及操作这种半导体存储器件的方法。

2、本发明提供了可以根据所需的操作条件或操作环境自适应地控制偏置并且可以确保操作可靠性的半导体存储器件以及操作该半导体存储器件的方法。

3、根据本发明的一方面，提供了一种半导体存储器件，包括：存储单元区，包括被施加第一偏压的多个第一晶体管；以及外围电路区，在第一方向上与存储单元区重叠并且包括被施加第二偏压的多个第二晶体管，对该第二偏压的控制为与第一偏压不同。

4、存储单元区中的多个第一晶体管可以形成在第一衬底上，外围电路区中的多个第二晶体管可以形成在第二衬底上，以及第一衬底可以在第一方向上设置在第二衬底的上部。

5、可以将反向偏压作为第一偏压施加到第一晶体管的主体，并且可以将地电压、电源电压或包括第二晶体管的核心电路的工作电压作为第二偏压施加到第二晶体管的主体。

6、第二偏压可以不同于第一偏压，并且可以响应于温度变化将第二偏压施加到第二晶体管。

7、当第二晶体管设置在外围电路区的位线读出放大器中且半导体存储器件的温度高于第一参考温度时，可以将比地电压低第一值的第二偏压施加到第二晶体管中的nmos晶体管，并且可以将比位线读出放大器的工作电压高第二值的第二偏压施加到第二晶体管中的pmos晶体管。

8、第一值和第二值可以彼此相同。

9、当第二晶体管设置在外围电路区的位线读出放大器中且半导体存储器件的温度低于第一参考温度时，可以将作为地电压的第二偏压施加到第二晶体管中的nmos晶体管，并且可以将作为位线读出放大器的工作电压的第二偏压施加到第二晶体管中的pmos晶体管。

10、当第二晶体管设置在外围电路区的子字线驱动器中且半导体存储器件的温度高于第一参考温度时，可以将比子字线驱动器的电源电压低第三值的第二偏压施加到第二晶体管中的nmos晶体管，并且可以将比子字线驱动器的工作电压高第四值的第二偏压施加到第二晶体管中的pmos晶体管。

11、当第二晶体管设置在外围电路区的子字线驱动器中且半导体存储器件的温度低于第一参考温度时，可以将作为子字线驱动器的电源电压的第二偏压施加到第二晶体管中的nmos晶体管，并且可以将作为子字线驱动器的工作电压的第二偏压施加到第二晶体管中的pmos晶体管。

12、第二偏压在被施加到处于截止状态和导通状态的第二晶体管中的每一个时可以具有不同的值。

13、施加到第一晶体管的第一偏压在截止状态和导通状态下可以相同。

14、将作为至少两个不同的电压的第二偏压施加到多个第二晶体管之中包括在单位电路中的相同类型的至少两个第二晶体管。

15、多个第二晶体管之中包括在单元电路中的至少两个第二晶体管可以包括在第二衬底上设置有外围电路区的位置形成的相同类型的至少两个分离的导电阱区。

16、第一晶体管可以是包括背栅的竖直沟道晶体管。

17、根据本发明的另一实施例，提供了一种操作具有外围上单元结构的半导体存储器件的方法，在该外围上单元结构中，存储单元区和外围电路区在第一方向上堆叠和重叠，该方法包括：响应于第一指令，将第一偏压施加到存储单元区的第一晶体管；以及将不同于第一偏压的第二偏压施加到外围电路区中的执行与第一指令相对应的操作的第二晶体管。

18、第二晶体管可以设置在外围电路区的位线读出放大器中，并且施加第二偏压可以包括：将感测温度与第一参考温度进行比较；当感测温度低于第一参考温度时，将作为地电压的第二偏压施加到第二晶体管中的nmos晶体管，并且将作为位线读出放大器的工作电压的第二偏压施加到第二晶体管中的pmos晶体管；以及当感测温度高于第一参考温度时，将比地电压低第一值的第二偏压施加到第二晶体管中的nmos晶体管，并且将比位线读出放大器的工作电压高第二值的第二偏压施加到第二晶体管中的pmos晶体管。

19、第二晶体管可以设置在外围电路区的子字线驱动器中，并且施加第二偏压可以包括：将感测温度与第一参考温度进行比较；当感测温度低于第一参考温度时，将作为反向偏压的第二偏压施加到第二晶体管中的nmos晶体管，并且将作为升压电压的第二偏压施加到第二晶体管中的pmos晶体管；以及当感测温度等于或高于第一参考温度时，将比反向偏压低第三值的第二偏压施加到第二晶体管中的nmos晶体管，并且将比升压电压高第四值的第二偏压施加到第二晶体管中的pmos晶体管。

20、在施加第二偏压时，第二偏压在被施加到处于截止状态和导通状态的第二晶体管中的每一个时具有不同的值。

21、在施加第二偏压时，可以将作为至少两个不同的电压的第二偏压施加到多个第二晶体管之中包括在单位电路中的相同类型的至少两个第二晶体管。

22、根据本发明的另一实施例，提供了一种动态随机存取存储器，包括：存储单元区，包括多个竖直沟道晶体管；以及外围电路区，在第一方向上堆叠在存储单元区上并与存储单元区重叠，并且包括多个晶体管，其中，将至少两个不同的偏压在不同时点施加到晶体管中的至少两个。

技术特征：

1.一种半导体存储器件，包括：

2.根据权利要求1所述的半导体存储器件，

3.根据权利要求1所述的半导体存储器件，其中：

4.根据权利要求1所述的半导体存储器件，其中：

5.根据权利要求4所述的半导体存储器件，其中，当第二晶体管设置在所述外围电路区的位线读出放大器中且所述半导体存储器件的温度高于第一参考温度时，将比所述地电压低第一值的所述第二偏压施加到所述第二晶体管中的nmos晶体管，并且将比所述位线读出放大器的工作电压高第二值的所述第二偏压施加到所述第二晶体管中的pmos晶体管。

6.根据权利要求5所述的半导体存储器件，其中，所述第一值和所述第二值彼此相同。

7.根据权利要求4所述的半导体存储器件，其中，当第二晶体管设置在所述外围电路区的位线读出放大器中且所述半导体存储器件的温度低于第一参考温度时，将作为所述地电压的所述第二偏压施加到所述第二晶体管中的nmos晶体管，并且将作为所述位线读出放大器的工作电压的所述第二偏压施加到所述第二晶体管中的pmos晶体管。

8.根据权利要求4所述的半导体存储器件，其中，当第二晶体管设置在所述外围电路区的子字线驱动器中且所述半导体存储器件的温度高于第一参考温度时，将比所述子字线驱动器的电源电压低第三值的所述第二偏压施加到所述第二晶体管中的nmos晶体管，并且将比所述子字线驱动器的工作电压高第四值的所述第二偏压施加到所述第二晶体管中的pmos晶体管。

9.根据权利要求4所述的半导体存储器件，其中，当第二晶体管设置在所述外围电路区的子字线驱动器中且所述半导体存储器件的温度低于第一参考温度时，将作为所述子字线驱动器的电源电压的所述第二偏压施加到所述第二晶体管中的nmos晶体管，并且将作为所述子字线驱动器的工作电压的所述第二偏压施加到所述第二晶体管中的pmos晶体管。

10.根据权利要求1所述的半导体存储器件，其中，当所述第二偏压被施加到处于截止状态和导通状态的每一个第二晶体管时所述第二偏压具有不同的值。

11.根据权利要求10所述的半导体存储器件，其中，施加到第一晶体管的所述第一偏压在所述第一晶体管处于截止状态和导通状态下相同。

12.根据权利要求1所述的半导体存储器件，其中，将所述第二偏压作为至少两个不同的电压施加到所述多个第二晶体管之中包括在单位电路中的相同类型的至少两个第二晶体管。

13.根据权利要求1所述的半导体存储器件，其中，所述多个第二晶体管之中包括在单元电路中的所述至少两个第二晶体管包括：在第二衬底上设置有所述外围电路区的位置形成的相同类型的至少两个分离的导电阱区。

14.根据权利要求1所述的半导体存储器件，其中，所述第一晶体管是具有背栅的竖直沟道晶体管。

15.一种操作具有外围上单元结构的半导体存储器件的方法，在所述外围上单元结构中，存储单元区和外围电路区在第一方向上堆叠并重叠，所述方法包括：

16.根据权利要求15所述的方法，

17.根据权利要求15所述的方法，

18.根据权利要求15所述的方法，其中，在施加所述第二偏压时，当将所述第二偏压施加到处于截止状态和导通状态的每一个第二晶体管时，所述第二偏压具有不同的值。

19.根据权利要求15所述的方法，其中，在施加所述第二偏压时，将所述第二偏压作为至少两个不同的电压施加到所述多个第二晶体管之中包括在单位电路中的相同类型的至少两个第二晶体管。

20.一种动态随机存取存储器，包括：

技术总结提供了一种能够自适应地控制偏置的半导体存储器件和操作该半导体存储器件的方法。该半导体存储器件包括：存储单元区，包括被施加第一偏压的多个第一晶体管；以及外围电路区，在第一方向上与存储单元区重叠并且包括被施加第二偏压的多个第二晶体管，对第二偏压的控制与第一偏压不同。技术研发人员：金善瑛,金尚玧,徐宁焄受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/3/24