非易失性存储器装置的无序位翻转解码器的制作方法

该专利文件总体涉及一种非易失性存储器装置，更具体地涉及非易失性存储器装置中的错误校正。

背景技术：

1、数据完整性是任何数据存储装置和数据传输的重要特性。对于包括nand闪速存储器装置的各种类型的数据存储装置，建议使用强错误校正码(ecc)。固态驱动器(ssd)使用多层nand闪存装置来进行持久存储。然而，多层nand闪存装置本身可能不可靠，通常需要使用ecc来显著提高数据可靠性，但代价是用于ecc奇偶校验(parity)位的额外的存储空间。需要能够以减少的延迟提供数据保护的更高效的解码方法。

技术实现思路

1、所公开技术的实施例涉及非易失性存储器装置中的位翻转(bf)解码器的操作，bf解码器用于对低密度奇偶校验(ldpc)码进行解码。在示例中，所描述的实施例使得能够基于与ldpc码的奇偶校验矩阵的循环列相关联的质量度量对循环列进行无序(out-of-order)处理，这有利地减少了bf解码器的延迟并改善了收敛性(convergence)。

2、在一个示例中，描述了一种减少非易失性存储器中的解码器的延迟的方法。该方法包括：接收基于从低密度奇偶校验(ldpc)码生成的传输码字的噪声码字，ldpc码具有相关联的奇偶校验矩阵，该奇偶校验矩阵包括多个循环矩阵列。然后，执行排序操作，该排序操作按照第一质量度量的降序对多个循环矩阵列进行排序以生成多个经排序的循环矩阵列，第一质量度量指示相应循环矩阵列中的错误的数量；以及迭代地处理多个经排序的循环矩阵列以确定传输码字的候选版本。作为迭代处理多个经排序的列的一部分，针对多个经排序的循环矩阵列中的每一列执行以下操作：确定指示列中的错误的数量的第二质量度量，将第二质量度量与至少一个阈值进行比较，以及响应于该比较，按照由排序操作确定的顺序选择性地处理该列。本文中，处理列包括在表示ldpc码的奇偶校验矩阵的多个变量节点与多个校验节点之间执行消息传递算法，以确定传输码字的候选版本。

3、在另一个示例中，描述了一种减少非易失性存储器中的解码器的延迟的系统。该系统包括处理器和存储器，存储器包括存储在其上的指令，其中指令在由处理器运行时使处理器：接收基于从低密度奇偶校验(ldpc)码生成的传输码字的噪声码字，ldpc码具有相关联的奇偶校验矩阵，该奇偶校验矩阵包括多个循环矩阵列；执行排序操作，该排序操作按照第一质量度量的降序对多个循环矩阵列进行排序，以生成多个经排序的循环矩阵列，第一质量度量指示相应循环矩阵列中的错误的数量；以及迭代地处理多个经排序的循环矩阵列以确定传输码字的候选版本。对于多个经排序的循环矩阵列中的每一列，该指令在由处理器运行时使处理器执行以下操作作为迭代处理多个经排序的列的一部分：确定指示列中的错误的数量的第二质量度量，将第二质量度量与至少一个阈值进行比较，以及响应于该比较，按照由排序操作确定的顺序选择性地处理列。本文中，处理列包括在表示ldpc码的奇偶校验矩阵的多个变量节点与多个校验节点之间执行消息传递算法，以确定传输码字的候选版本。

4、在又一示例中，该方法可以以处理器可运行指令的形式实现并存储在计算机可读程序介质上。

5、可以以提供以下特征中的一个或多个特征的特定方式来实施本专利文件中描述的主题。

技术特征：

1.一种用于减少非易失性存储器中的解码器的延迟的方法，包括：

2.根据权利要求1所述的方法，进一步包括：

3.根据权利要求2所述的方法，其中，所述第一质量度量是所述相应循环列中的所有位上的未满足校验节点的数量的最大值。

4.根据权利要求2所述的方法，其中，所述第一质量度量是所述相应循环列中的所有位的未满足校验节点的数量的平均值。

5.根据权利要求1所述的方法，其中，所述第二质量度量是校验和。

6.根据权利要求5所述的方法，其中，所述第一质量度量是校验和。

7.根据权利要求1所述的方法，其中，所述至少一个阈值选自包括第一阈值t1、一个或多个中间阈值tn-1和最终阈值tn的多个阈值，并且t1<tn-1<tn。

8.根据权利要求7所述的方法，其中，所述至少一个阈值是所述第一阈值，并且作为选择性地处理所述列的一部分，所述方法包括：

9.根据权利要求7所述的方法，其中，所述至少一个阈值是所述一个或多个中间阈值中的一个阈值，并且作为选择性地处理所述列的一部分，所述方法包括：

10.根据权利要求9所述的方法，其中，所述至少一个阈值是所述最终阈值，并且作为选择性地处理所述列的一部分，所述方法包括：

11.一种减少非易失性存储器中的解码器的延迟的系统，包括：

12.根据权利要求11所述的系统，其中，所述指令在由所述处理器运行时使所述处理器：

13.根据权利要求11所述的系统，其中，所述第一质量度量是所述相应循环列中的所有位上的未满足校验节点的数量的最大值或平均值。

14.根据权利要求11所述的系统，其中，所述至少一个阈值选自包括第一阈值即t1、一个或多个中间阈值即tn-1和最终阈值即tn的多个阈值，并且t1<tn-1<tn。

15.根据权利要求14所述的系统，其中，所述至少一个阈值是所述第一阈值，并且所述指令在由所述处理器运行时使所述处理器执行以下操作作为选择性地处理所述列的一部分：

16.根据权利要求14所述的系统，其中，所述至少一个阈值是所述一个或多个中间阈值中的一个阈值，并且所述指令在由所述处理器运行时使所述处理器执行以下操作作为选择性地处理所述列的一部分：

17.根据权利要求16所述的系统，其中，所述至少一个阈值是所述最终阈值，并且所述指令在由所述处理器运行时使所述处理器执行以下操作作为选择性地处理所述列的一部分：

18.根据权利要求11所述的系统，其中，所述指令在由所述处理器运行时使所述处理器执行以下操作作为选择性地处理所述列的一部分：

19.根据权利要求11所述的系统，其中，所述指令在由所述处理器运行时使所述处理器执行以下操作作为选择性地处理所述列的一部分：

20.一种非暂时性计算机可读存储介质，其上存储有用于减少非易失性存储器中的解码器的延迟的指令，所述指令在由处理器运行时使所述处理器执行包括以下各项的操作：

技术总结本公开描述了减少非易失性存储器中的解码器的延迟的装置、系统和方法。示例方法包括：接收基于从低密度奇偶校验(LDPC)码生成的传输码字的噪声码字，LDPC码具有相关联的奇偶校验矩阵，该奇偶校验矩阵包括多个循环矩阵列；执行排序操作，该排序操作按照第一质量度量的降序对多个循环矩阵列进行排序，以生成多个经排序的循环矩阵列，第一质量度量指示相应循环矩阵列中的错误的数量；以及迭代地处理多个经排序的循环矩阵列，以确定传输码字的候选版本。技术研发人员：张帆,美萨姆·阿沙迪,王浩博受保护的技术使用者：爱思开海力士有限公司技术研发日：技术公布日：2024/3/24