数据接收电路、数据接收系统以及存储装置的制作方法

本公开实施例涉及半导体，特别涉及一种数据接收电路、数据接收系统以及存储装置。

背景技术：

1、在存储器应用中，随着信号传输速率越来越快，信道损耗对信号质量的影响越来越大，容易导致码间干扰。目前通常利用均衡电路对信道进行补偿，均衡电路可以选择ctle(continuous time linear equalizer，连续线性均衡电路)或dfe(decision feedbackequalizer，判决反馈均衡电路)。

2、然而，目前采用的均衡电路对信号的调整能力有限，均衡电路对信号的调整精度有待提高。

技术实现思路

1、本公开实施例提供一种数据接收电路、数据接收系统以及存储装置，至少有利于灵活控制判决反馈均衡模块对第一输出信号和第二输出信号的调整能力，以降低数据接收电路接收的数据的码间干扰对数据接收电路的影响，以提高数据接收电路的接收性能。

2、根据本公开一些实施例，本公开实施例一方面提供一种数据接收电路，包括：接收模块，被配置为，接收参考信号和来自数据端口的数据信号，响应于采样时钟信号对所述数据信号以及所述参考信号进行比较，并输出第一输出信号和第二输出信号；判决反馈均衡模块，与所述接收模块的反馈节点连接，被配置为，基于反馈信号对所述接收模块执行判决反馈均衡，以调整所述第一输出信号以及所述第二输出信号，所述反馈信号基于先前接收到的数据得到，且所述判决反馈均衡模块响应于第一控制信号组和第二控制信号组，以调整对所述第一输出信号和所述第二输出信号的调整能力；其中，所述第一控制信号组对应于与所述数据信号相对应的一所述数据端口，所述第二控制信号组对应于所有所述数据端口。

3、在一些实施例中，所述判决反馈均衡模块包括：第一调节单元，被配置为，响应于第一编码信号组，调整所述第一调节单元的等效电阻值，记所述第一调节单元的等效电阻值为第一电阻值，所述第一编码信号组基于对所述第一控制信号组和/或所述第二控制信号组进行第一编译得到；与所述第一调节单元并联的第二调节单元，被配置为，响应于第二编码信号组，调整所述第二调节单元的等效电阻值，记所述第二调节单元的等效电阻值为第二电阻值，所述第二编码信号组基于对所述第一控制信号组或所述第二控制信号组进行第二编译得到；其中，所述第一调节单元与所述第二调节单元并联在一起的等效电阻值与所述判决反馈均衡模块对所述第一输出信号和所述第二输出信号的调整能力有关。

4、在一些实施例中，所述第一编码信号组包括第零编码信号以及第一编码信号；所述第一调节单元包括：并联的第零晶体管和第一晶体管，所述第零晶体管的沟道宽长比为n，所述第一晶体管的沟道宽长比为2n，所述第零晶体管的栅极以及所述第一晶体管的栅极分别接收所述第零编码信号以及所述第一编码信号；所述第二编码信号组包括第二编码信号、第三编码信号以及第四编码信号；所述第二调节单元包括：并联的第二晶体管、第三晶体管以及第四晶体管，所述第二晶体管的沟道宽长比为n，所述第三晶体管的沟道宽长比为2n，所述第四晶体管的沟道宽长比为2n，所述第二晶体管的栅极、所述第三晶体管的栅极以及所述第四晶体管的栅极分别接收所述第二编码信号、所述第三编码信号以及所述第四编码信号，n为大于或等于1的整数。

5、在一些实施例中，所述判决反馈均衡模块还包括：译码电路，用于对所述第一控制信号组和所述第二控制信号组进行逻辑运算，以得到所述第一编码信号组和所述第二编码信号组。

6、在一些实施例中，所述译码电路被配置为：若所述第二控制信号组中最高比特位的数据为1，则所述第三编码信号和所述第四编码信号均为有效状态，且所述第三晶体管响应于有效状态的所述第三编码信号导通，所述第四晶体管响应于有效状态的所述第四编码信号导通。

7、在一些实施例中，所述译码电路被配置为：若所述第二控制信号组中最高两个比特位的数据均为1，则第一编码信号为有效状态；或者，若第一控制信号组中最高比特位的数据为1，则第一编码信号为有效状态；其中，第一晶体管响应于有效状态的第一编码信号导通。

8、在一些实施例中，所述第一控制信号组包括第零控制信号以及第一控制信号；所述第二控制信号组包括第二控制信号、第三控制信号以及第四控制信号；所述译码电路包括：三个第一反相器，每一所述第一反相器分别接收所述第零控制信号、所述第二控制信号以及所述第四控制信号，相应分别输出所述第零编码信号、所述第二编码信号和所述第四编码信号；或非门，所述或非门的两个输入端分别接收所述第三控制信号和所述第四控制信号，并输出第三编码信号；逻辑电路，所述逻辑电路的三个输入端分别接收所述第一控制信号、所述第三控制信号以及所述第四控制信号，并输出第一编码信号；其中，若所述第三控制信号以及所述第四控制信号均为逻辑高电平，则所述第一编码信号为逻辑低电平，若所述第三控制信号以及所述第四控制信号中至少一者为逻辑低电平，则所述第一编码信号与所述第一控制信号电平相位相反。

9、在一些实施例中，所述逻辑电路包括：或门，所述或门的两个输入端分别接收所述第三控制信号的反相信号以及所述第四控制信号的反相信号；与非门，所述与非门的一输入端接收所述第一控制信号的反相信号，另一输入端连接所述或门的输出端；第二反相器，所述第二反相器的输入端连接所述与非门的输出端，所述第二反相器的输出端输出所述第一编码信号。

10、在一些实施例中，所述逻辑电路还包括：第三反相器，所述第三反相器接收所述第一控制信号，并输出所述第一控制信号的反相信号；两个第四反相器，每一所述第四反相器分别接收所述第三控制信号和所述第四控制信号，并分别输出所述第三控制信号的反相信号和所述第四控制信号的反相信号。

11、在一些实施例中，所述接收模块包括：第一放大模块，被配置为，接收所述数据信号和所述参考信号，响应于所述采样时钟信号对所述数据信号以及所述参考信号进行比较，并通过第一节点输出第一电压信号，通过第二节点输出第二电压信号；第二放大模块，连接所述第一节点以及第二节点，被配置为，对所述第一电压信号与所述第二电压信号的电压差进行放大处理，并通过第三节点输出所述第一输出信号，通过第四节点输出所述第二输出信号；其中，所述反馈节点包括第一反馈节点和第二反馈节点，所述第一节点作为所述第一反馈节点，所述第二节点作为所述第二反馈节点，所述判决反馈均衡模块被配置为，基于所述反馈信号对所述第一节点以及所述第二节点执行所述判决反馈均衡，以调整所述第一电压信号以及所述第二电压信号。

12、在一些实施例中，所述数据接收电路还包括：失调补偿模块，连接所述第二放大模块，被配置为，补偿所述第二放大模块的失调电压。

13、在一些实施例中，所述接收模块包括：第一放大模块，被配置为，接收所述数据信号和所述参考信号，响应于所述采样时钟信号对所述数据信号以及所述参考信号进行比较，并通过第一节点输出第一电压信号，通过第二节点输出第二电压信号；第二放大模块，连接所述第一节点以及第二节点，被配置为，对所述第一电压信号与所述第二电压信号的电压差进行放大处理，并通过第三节点输出所述第一输出信号，通过第四节点输出所述第二输出信号，所述第二放大模块具有第一内部节点和第二内部节点，且所述第一输出信号以及所述第二输出信号基于所述第一内部节点的信号以及所述第二内部节点的信号得到；其中，所述反馈节点包括第一反馈节点和第二反馈节点，所述第一内部节点作为所述第一反馈节点，所述第二内部节点作为所述第二反馈节点，所述判决反馈均衡模块被配置为，基于所述反馈信号对所述第一内部节点以及所述第二内部节点执行所述判决反馈均衡。

14、在一些实施例中，所述数据接收电路还包括：失调补偿模块，连接所述第一放大模块，被配置为，补偿所述第一放大模块的失调电压。

15、在一些实施例中，所述第一放大模块包括：电流源，被配置为，连接在电源节点和第五节点之间，响应于所述采样时钟信号向所述第五节点提供电流；比较单元，连接所述第五节点、所述第一节点以及所述第二节点，被配置为，接收所述数据信号和所述参考信号，当所述电流源响应于所述采样时钟信号向所述第五节点提供电流时，对所述数据信号以及所述参考信号进行比较，并通过所述第一节点输出所述第一电压信号，通过所述第二节点输出所述第二电压信号。

16、在一些实施例中，所述第一放大模块还包括：第一复位单元，连接所述第一节点以及所述第二节点，被配置为，对所述第一节点以及所述第二节点进行复位。

17、在一些实施例中，所述第二放大模块包括：输入单元，连接所述第一节点以及所述第二节点，被配置为，对所述第一电压信号以及所述第二电压信号进行比较，并向第七节点提供第三电压信号，向第八节点提供第四电压信号，其中，所述第二放大模块具有第一内部节点和第二内部节点，且所述第七节点为所述第一内部节点，所述第八节点为所述第二内部节点；锁存单元，被配置为，对所述第三电压信号以及所述第四电压信号进行放大并锁存，并向所述第三节点输出所述第一输出信号，向所述第四节点输出所述第二输出信号。

18、根据本公开一些实施例，本公开实施例另一方面还提供一种数据接收系统，包括：多个级联的数据传输电路，每一所述数据传输电路包括上述任一实施例所述的数据接收电路以及连接所述数据接收电路的锁存电路，每一所述数据接收电路连接至所述数据端口，接收所述数据信号；上一级所述数据传输电路连接下一级所述数据传输电路的所述判决反馈均衡模块，上一级所述数据传输电路的输出作为下一级所述数据传输电路的所述判决反馈均衡模块的所述反馈信号；最后一级所述数据传输电路连接第一级所述数据传输电路的所述判决反馈均衡模块，最后一级所述数据传输电路的输出作为第一级所述数据传输电路的所述判决反馈均衡模块的所述反馈信号。

19、根据本公开一些实施例，本公开实施例又一方面还提供一种存储装置，包括：多个数据端口；多个如上述实施例所述的数据接收系统，每一所述数据接收系统与一所述数据端口相对应。

20、本公开实施例提供的技术方案至少具有以下优点：

21、将判决反馈均衡模块集成于数据接收电路中，通过判决反馈均衡模块调节第一输出信号以及第二输出信号，以减小码间干扰对数据接收的影响，相比于相关技术中，存储装置通过单独设置判决反馈均衡器以减小码间干扰的方式，本公开实施例有利于使用更小的电路布局面积以及更低的功耗实现对数据接收电路输出的信号的调整，以及通过灵活控制判决反馈均衡模块对第一输出信号和第二输出信号的调整能力，以降低数据接收电路接收的数据的码间干扰对数据接收电路的影响，以提高数据接收电路的接收性能，以及减小数据的码间干扰对数据接收电路输出的信号准确性的影响。并且，判决反馈均衡模块对第一输出信号和第二输出信号的调整能力，不仅与数据信号相对应的数据端口对应的第一控制信号组有关，且还与所有数据端口相对应的第二控制信号组有关，使得前述的调整能力基于两种不同的控制信号组可变且具有较大的可变范围，从而有利于进一步改善码间干扰问题。