数据写入方法、存储器存储装置及存储器控制电路单元与流程

本发明涉及一种数据写入方法，且尤其涉及一种用于可复写式非易失性存储器模块的数据写入方法、存储器存储装置及存储器控制电路单元。

背景技术：

1、传统上，当对可复写式非易失性存储器模块进行数据写入操作时，所采用的写入顺序是具有特定态样的，即，依照字串组的排列顺序来依序写入同一个字元线内的多个实体单元。若一个字元线的所有实体单元都被写满或不能再被写入数据，才选择下一个空白的字元线来进行后续的数据写入运作。

技术实现思路

1、本发明提供一种数据写入方法、存储器存储装置及存储器控制电路单元，提供新颖的数据写入顺序，以减少用以产生奇偶校正码所耗费的运算资源，进而增加工作效率。

2、本发明的范例实施例提供一种数据写入方法，用于可复写式非易失性存储器，其中所述可复写式非易失性存储器模块包括多个字元线以及交会所述多个字元线的多个比特线，其中所述多个字元线与所述多个比特线的交会之处构成了多个存储单元，用以存储数据，其中所述可复写式非易失性存储器模块包括p个字元线，每个字元线包括对应至m个字串组的m个区段，其中所述m个区段的每一个区段与所交会的n个比特线构成了对应同一个字串组的n个存储单元，并且所述n个存储单元构成一个实体单元，以使每个字元线的mxn个存储单元构成了对应至所述m个字串组的m个实体单元。所述方法包括：获得写入指令，其中所述写入指令用以指示将写入数据写入至所述可复写式非易失性存储器模块；根据所述写入指令，将所述写入数据中的第一数据写入至所述p个字元线中的目标字元线的目标实体单元；以及在写入所述第一数据后，在所述目标字元线内具有排列在所述目标实体单元后的空白的一或多个实体单元时，选择分别位于一或多个又一目标字元线内的一或多个又一目标实体单元；以及将所述写入数据中接续在所述第一数据后的第二数据写入至所选择的所述一或多个又一目标实体单元。

3、在本发明的一范例实施例中，其中将所述写入数据中的所述第一数据写入至所述p个字元线中的所述目标字元线的所述目标实体单元的步骤包括:将所述第一数据写入至第i个字元线内对应第j个字串组的第j个实体单元，其中所述第i个字元线为所述目标字元线，并且所述第j个实体单元为所述目标实体单元。此外，将所述第二数据写入至分别位于所述一或多个又一目标字元线内的所述一或多个又一目标实体单元的步骤包括:将所述第二数据写入至第i+1个字元线内对应所述第j个字串组的第j个实体单元，其中所述第i+1个字元线为所述又一目标字元线，并且所述第i+1个字元线内的所述第j个实体单元为所述又一目标实体单元。

4、在本发明的一范例实施例中，在写入所述第二数据后，所述方法还包括：将所述写入数据中接续在所述第二数据后的第三数据写入至所述第i个字元线内对应第j+1个字串组的第j+1个实体单元，其中第i+2个字元线内对应所述第j个字串组的第j个实体单元没有被写入数据；以及将所述写入数据中接续在所述第三数据后的第四数据写入至所述第i+1个字元线中对应所述第j+1个字串组的第j+1个实体单元，其中第i+2个字元线中对应所述第j个字串组的第j个实体单元是空白的。

5、在本发明的一范例实施例中，在写入所述第二数据后，所述方法还包括：在写入所述写入数据中接续在所述第二数据后的第三数据之前，判断是否存在位于第i+2个字元线内的对应所述第j个字串组的空白的第j个实体单元；反应于判定存在位于第i+2个字元线内的对应所述第j个字串组的所述空白的第j个实体单元，将所述第三数据写入至所述第i+2个字元线内对应所述第j个字串组的所述空白的第j个实体单元；以及反应于判定不存在位于第i+2个字元线内的对应所述第j个字串组的所述空白的第j个实体单元，将所述第三数据写入至所述第i个字元线内对应第j+1个字串组的第j+1个实体单元。

6、在本发明的一范例实施例中，其中所述多个字元线以及交会所述多个字元线的所述多个比特线形成了一三维结构，其中所述多个比特线被分组为沿第一方向依序排列的所述m个字串组，每个字串组的n个比特线沿第二方向依序排列，并且沿第三方向延伸，其中对应同一个字串组的所述p个字元线沿所述第三方向依序排列，并且沿所述第二方向延伸，其中所述p个字元线沿所述第三方向依序排列，其中每个字串组的所述n个比特线一同交会至对应同一个字串组的各自属于所述p个字元线的p个区段，以构成了每个字元线内的所述mxn个存储单元，进而构成每个字元线内沿所述第一方向依序排列的对应所述m个字串组的m个实体单元，其中所述第一方向、所述第二方向以及所述第三方向彼此垂直。

7、在本发明的一范例实施例中，其中将所述写入数据中的所述第一数据写入至所述p个字元线中的所述目标字元线的所述目标实体单元的步骤以及将所述第二数据写入至分别位于所述一或多个又一目标字元线内的所述一或多个又一目标实体单元的步骤包括:将所述第一数据以及所述第二数据写入至分别位于沿所述第三方向排列的多个第一字元线内对应第j个字串组的多个第一实体单元。

8、在本发明的一范例实施例中，其中所述多个第一实体单元的总数量根据产生奇偶校验数据所需的数据量比值来决定，所述方法还包括：根据所写入的所述第一数据以及所述第二数据来产生对应所述第一数据以及所述第二数据的奇偶校验数据，其中所述第一数据及所述第二数据的大小和所产生的所述奇偶校验数据的大小之间的比值为所述数据量比值，并且为所述总数量的所述多个第一实体单元用以存储所述第一数据及所述第二数据。

9、在本发明的一范例实施例中，在写入所述第二数据后，所述方法还包括：将所述写入数据中接续在所述第二数据后的第三数据写入至分别位于沿所述第三方向排列的所述多个第一字元线内对应第j+1个字串组的多个第二实体单元，其中沿所述第三方向排列在所述多个第一实体单元后的第三实体单元是空白的。

10、在本发明的一范例实施例中，在写入所述第二数据后，所述方法还包括：在写入所述写入数据中接续在所述第二数据后的第三数据之前，判断是否存在沿所述第三方向排列在所述多个第一实体单元后的对应所述第j个字串组的空白的一或多个第三实体单元；反应于判定存在沿所述第三方向排列在所述多个第一实体单元后的对应所述第j个字串组的所述空白的一或多个第三实体单元，将所述第三数据写入至所述空白的一或多个第三实体单元，其中所述空白的一或多个第三实体单元分别位于沿所述第三方向排列在所述多个第一字元线后的一或多个第二字元线；以及反应于判定不存在沿所述第三方向排列在所述多个第一实体单元后的对应所述第j个字串组的所述空白的一或多个第三实体单元，将所述第三数据写入至分别位于沿所述第三方向排列的所述多个第一字元线内对应第j+1个字串组的多个第二实体单元。

11、在本发明的一范例实施例中，所述方法还包括：反应于判定不存在沿所述第三方向排列在所述多个第一实体单元后的对应所述第j个字串组的所述空白的一或多个第三实体单元，在将所述第三数据写入至对应所述第j+1个字串组的所述多个第二实体单元之前，备份存储在所述p个字元线内对应所述第j个字串组的所有实体单元中的数据和对应所述数据的奇偶校验数据；以及在备份对应所述第j个字串组的所述数据和对应所述数据的奇偶校验数据后，将所述第三数据写入至分别位于沿所述第三方向排列的所述多个第一字元线内对应所述第j+1个字串组的所述多个第二实体单元。

12、本发明的范例实施例提供一种数据写入方法，用于一可复写式非易失性存储器。所述可复写式非易失性存储器模块包括多个实体抹除单元，其中每个实体抹除单元包括多个字元线以及交会所述多个字元线的多个比特线，其中所述多个字元线与所述多个比特线的交会之处构成了多个存储单元，用以存储数据，其中所述可复写式非易失性存储器模块包括p个字元线，每个字元线包括对应至m个字串组的m个区段，其中所述m个区段的每一个区段与所交会的n个比特线构成了对应同一个字串组的n个存储单元，并且所述n个存储单元构成一个实体单元，以使每个字元线的mxn个存储单元构成了对应至所述m个字串组的m个实体单元。所述方法包括：经由存储器管理电路，产生且发送第一写入指令序列，以指示将第一写入数据写入至所述多个实体抹除单元中的目标实体抹除单元；经由所述存储器管理电路，产生且发送第二写入指令序列，以指示将第二写入数据写入至所述目标实体抹除单元；经由存储器接口，根据所述第一写入指令序列，将所述第一写入数据写入至所述目标实体抹除单元内的第一实体地址；以及经由所述存储器接口，根据所述第二写入指令序列，将所述第二写入数据写入至所述目标实体抹除单元内的第二实体地址。此外，所述第一实体地址所属的第一字元线不同于所述第二实体地址所属的第二字元线，其中当第二写入数据被写入至所述目标实体抹除单元内的所述第二实体地址时，在所述第一字元线内具有排列在所述第一实体地址后的空白的一或多个实体地址，其中在执行所述第一写入指令序列和执行所述第二写入指令序列的时间间隔内，没有执行任何用以指示写入数据至所述目标实体抹除单元的写入指令序列。

13、在本发明的一范例实施例中，所述存储器管理电路记录有一实体地址列表，其中所述实体地址列表的多个栏位的数据包括对应多个实体地址的多个实体地址编号、分别对应所述多个实体地址编号的多个字元线识别码以及分别对应所述多个实体地址编号的多个字串组识别码。所述方法还包括：经由所述存储器管理电路，根据所述多个实体地址编号中的第一实体地址编号来产生所述第一写入指令序列，以指示将所述第一写入数据写入至对应所述第一实体地址编号的所述第一实体地址，其中所述第一实体地址为对应所述第一实体地址编号的第一字元线内的第一字串组的第一实体单元；以及经由所述存储器管理电路，根据所述多个实体地址编号中的第二实体地址编号来产生所述第二写入指令序列，以指示将所述第二写入数据写入至对应所述第二实体地址编号的所述第二实体地址，其中所述第二实体地址为对应所述第二实体地址编号的第二字元线内的第二字串组的第二实体单元，其中所述第一实体地址编号与所述第二实体地址编号并非在所述实体地址列表中的两个连续的实体地址编号。

14、在本发明的一范例实施例中，所述实体地址列表中对应所述多个实体地址编号的所述多个实体地址根据所对应的所述多个字元线识别码的先后顺序，分群为多组实体地址，其中每组实体地址中的多个实体地址是根据所对应的所述多个字串组的先后顺序进行排列，其中所述多个实体地址编号是由小至大排列。

15、本发明的范例实施例提供一种存储器存储装置，包括：连接接口单元、可复写式非易失性存储器模块以及存储器控制电路单元。所述连接接口单元用以电性连接至主机系统。所述可复写式非易失性存储器模块包括多个字元线以及交会所述多个字元线的多个比特线，其中所述多个字元线与所述多个比特线的交会之处构成了多个存储单元，用以存储数据，其中所述可复写式非易失性存储器模块包括p个字元线，每个字元线包括对应至m个字串组的m个区段，其中所述m个区段的每一个区段与所交会的n个比特线构成了对应同一个字串组的n个存储单元，并且所述n个存储单元构成一个实体单元，以使每个字元线的mxn个存储单元构成了对应至所述m个字串组的m个实体单元。所述存储器控制电路单元电性连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以：获得写入指令，其中所述写入指令用以指示将写入数据写入至所述可复写式非易失性存储器模块；根据所述写入指令，将所述写入数据中的第一数据写入至所述p个字元线中的目标字元线的目标实体单元；在写入所述第一数据后，在所述目标字元线内具有排列在所述目标实体单元后的空白的一或多个实体单元时，选择分别位于一或多个又一目标字元线内的一或多个又一目标实体单元；以及将所述写入数据中接续在所述第一数据后的第二数据写入至所选择的所述一或多个又一目标实体单元。

16、本发明的范例实施例提供一种存储器存储装置，包括：连接接口单元、可复写式非易失性存储器模块以及存储器控制电路单元。所述连接接口单元用以电性连接至主机系统。所述可复写式非易失性存储器模块包括多个字元线以及交会所述多个字元线的多个比特线，其中所述多个字元线与所述多个比特线的交会之处构成了多个存储单元，用以存储数据，其中所述可复写式非易失性存储器模块包括p个字元线，每个字元线包括对应至m个字串组的m个区段，其中所述m个区段的每一个区段与所交会的n个比特线构成了对应同一个字串组的n个存储单元，并且所述n个存储单元构成一个实体单元，以使每个字元线的mxn个存储单元构成了对应至所述m个字串组的m个实体单元。所述存储器控制电路单元电性连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元的存储器管理电路用以产生且发送第一写入指令序列，以指示将第一写入数据写入至所述多个实体抹除单元中的目标实体抹除单元，其中所述存储器管理电路更用以产生且发送第二写入指令序列，以指示将第二写入数据写入至所述目标实体抹除单元，其中所述存储器控制电路单元的存储器接口用以根据所述第一写入指令序列，将所述第一写入数据写入至所述目标实体抹除单元内的第一实体地址，其中所述存储器接口更用以根据所述第二写入指令序列，将所述第二写入数据写入至所述目标实体抹除单元内的第二实体地址，其中所述第一实体地址所属的第一字元线不同于所述第二实体地址所属的第二字元线，其中当第二写入数据被写入至所述目标实体抹除单元内的所述第二实体地址时，在所述第一字元线内具有排列在所述第一实体地址后的空白的一或多个实体地址，其中在执行所述第一写入指令序列和执行所述第二写入指令序列的时间间隔内，没有执行任何用以指示写入数据至所述目标实体抹除单元的写入指令序列。

17、本发明的范例实施例提供一种存储器控制电路单元，包括：主机接口、存储器接口以及存储器管理电路。所述主机接口用以电性连接至主机系统。所述存储器接口用以电性连接至可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个字元线以及交会所述多个字元线的多个比特线，其中所述多个字元线与所述多个比特线的交会之处构成了多个存储单元，用以存储数据，其中所述可复写式非易失性存储器模块包括p个字元线，每个字元线包括对应至m个字串组的m个区段，其中所述m个区段的每一个区段与所交会的n个比特线构成了对应同一个字串组的n个存储单元，并且所述n个存储单元构成一个实体单元，以使每个字元线的mxn个存储单元构成了对应至所述m个字串组的m个实体单元。所述存储器管理电路电性连接至所述主机接口与所述存储器接口，其中所述存储器管理电路用以：获得写入指令，其中所述写入指令用以指示将写入数据写入至所述可复写式非易失性存储器模块；根据所述写入指令，将所述写入数据中的第一数据写入至所述p个字元线中的目标字元线的目标实体单元；在写入所述第一数据后，在所述目标字元线内具有排列在所述目标实体单元后的空白的一或多个实体单元时，选择分别位于一或多个又一目标字元线内的一或多个又一目标实体单元；以及将所述写入数据中接续在所述第一数据后的第二数据写入至所选择的所述一或多个又一目标实体单元。

18、本发明的范例实施例提供一种存储器控制电路单元，包括：主机接口、存储器接口以及存储器管理电路。所述主机接口用以电性连接至主机系统。所述存储器接口用以电性连接至可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个字元线以及交会所述多个字元线的多个比特线，其中所述多个字元线与所述多个比特线的交会之处构成了多个存储单元，用以存储数据，其中所述可复写式非易失性存储器模块包括p个字元线，每个字元线包括对应至m个字串组的m个区段，其中所述m个区段的每一个区段与所交会的n个比特线构成了对应同一个字串组的n个存储单元，并且所述n个存储单元构成一个实体单元，以使每个字元线的mxn个存储单元构成了对应至所述m个字串组的m个实体单元。所述存储器管理电路电性连接至所述主机接口与所述存储器接口。所述存储器管理电路用以产生且发送第一写入指令序列，以指示将第一写入数据写入至所述多个实体抹除单元中的目标实体抹除单元，其中所述存储器管理电路更用以产生且发送第二写入指令序列，以指示将第二写入数据写入至所述目标实体抹除单元，其中所述存储器接口用以根据所述第一写入指令序列，将所述第一写入数据写入至所述目标实体抹除单元内的第一实体地址，其中所述存储器接口更用以根据所述第二写入指令序列，将所述第二写入数据写入至所述目标实体抹除单元内的第二实体地址，其中所述第一实体地址所属的第一字元线不同于所述第二实体地址所属的第二字元线，其中当第二写入数据被写入至所述目标实体抹除单元内的所述第二实体地址时，在所述第一字元线内具有排列在所述第一实体地址后的空白的一或多个实体地址，其中在执行所述第一写入指令序列和执行所述第二写入指令序列的时间间隔内，没有执行任何用以指示写入数据至所述目标实体抹除单元的写入指令序列。

19、基于上述，本发明的范例实施例可使用所提供的不同态样的数据写入顺序，来沿多个字元线的排列方向去写入所述多个字元线内对应相同的字串组的多个实体单元，以节省在产生奇偶校验数据的过程中所需要耗费的系统资源，进而增进了存储器存储装置10及存储器控制电路42的工作效率。同时，也可以避免因不同于传统的写入顺序所导致的写入干扰问题或避免已写入数据发生错误所导致的数据遗失问题。