一种可编程存储阵列、编程方法以及半导体存储器与流程

本公开涉及集成电路，尤其涉及一种可编程存储阵列、编程方法以及半导体存储器。

背景技术：

1、随着集成电路技术的不断发展，集成电路中广泛使用熔丝存储单元进行修复工作。其中，栅氧熔丝存储单元作为其中的典型代表，其最经典的结构就是由控制栅极+熔丝栅极共同组成一条熔断电路，通过控制熔丝栅极的栅氧击穿与否来实现编程效果。

2、栅氧熔丝存储单元可以包括熔丝晶体管和传输晶体管。在对熔丝晶体管的熔丝栅极施加高电压时，熔丝晶体管的栅氧层由于高电压熔丝栅极与低电压位线之间的电压差而破坏。具体地，将足以形成导电沟道的电压施加到传输晶体管的控制栅极，传送熔丝栅极电压；然后，通过控制熔丝栅极与位线之间的电压差以击穿栅氧层，从而完成一次编程操作。

技术实现思路

1、本公开提供了一种可编程存储阵列、编程方法以及半导体存储器，不仅无需击穿栅氧层，同时还能够实现对存储单元的多次编程。

2、第一方面，本公开实施例提供了一种可编程存储阵列，该可编程存储阵列包括多个存储单元，存储单元包括串联的第一晶体管和第二晶体管；

3、第一晶体管的第一端与位线连接，第一晶体管的栅极端与编程线连接，第一晶体管的第二端与第二晶体管的第一端连接；

4、第二晶体管的栅极端与字线连接，第二晶体管的第二端与第一预设电源连接；

5、其中，在对存储单元编程时，控制第二晶体管处于导通状态，并控制第一晶体管的栅极端和第一晶体管的第一端的电压差大于0；

6、在恢复存储单元时，控制第二晶体管处于导通状态，并控制第一晶体管的栅极和第一晶体管的第一端的电压差小于0。

7、在一些实施例中，多个存储单元呈阵列分布，其中：

8、在位线的延伸方向上分布有若干存储单元，且若干存储单元均通过第一晶体管的第一端与位线连接；

9、在字线的延伸方向上分布有若干存储单元，且若干存储单元均通过第二晶体管的栅极端与字线连接；

10、在编程线的延伸方向上分布有若干存储单元，且若干存储单元均通过第一晶体管的栅极端与编程线连接；

11、其中，位线的延伸方向和字线的延伸方向相互垂直，且编程线的延伸方向与字线的延伸方向相互平行。

12、在一些实施例中，在位线的延伸方向上还分布有预充模块，其中：

13、预充模块，用于接收预充电信号，根据预充电信号对位线进行预充电，使位线的位线电压预充电至预设电压。

14、在一些实施例中，预充模块包括第三晶体管和第四晶体管，其中：

15、第四晶体管的第一端连接第一电压，第四晶体管的第二端连接位线，第四晶体管的栅极端用于接收第一预充电信号，且对存储单元编程时，第一预充电信号导通第四晶体管，使存储单元所在的位线预充电至第一电压；

16、第三晶体管的第一端连接第二电压，第三晶体管的第二端连接位线，第三晶体管的栅极端用于接收第二预充电信号，且恢复存储单元时，第二预充电信号导通第三晶体管，使存储单元所在的位线预充电至第二电压；

17、其中，第一电压低于第二电压。

18、在一些实施例中，第一电压的取值范围为-0.7～0v，第二电压的取值范围为2.5～3v。

19、在一些实施例中，第一电压为-0.7v，第二电压为3v。

20、在一些实施例中，可编程存储阵列还包括第一电源模块和第二电源模块，且第一电源模块与编程线连接，第二电源模块与字线连接，其中：

21、第一电源模块，用于为编程线提供控制电压；

22、第二电源模块，用于为字线提供字线电压。

23、在一些实施例中，在对存储单元编程时，通过第一电源模块控制所有编程线的控制电压为第三电压；

24、在恢复存储单元时，通过第一电源模块控制存储单元所在的编程线的控制电压为第四电压，并控制其他编程线的控制电压为第三电压；

25、其中，第三电压高于第四电压。

26、在一些实施例中，第三电压的取值范围为2.5～3v，第四电压的取值范围为0～1.5v。

27、在一些实施例中，第三电压为3v，第四电压为1.5v。

28、在一些实施例中，在字线被选中的情况下，通过第二电源模块控制字线的字线电压为第五电压；或者，在字线未被选中的情况下，通过第二电源模块控制字线的字线电压为第六电压；

29、其中，第五电压低于第六电压。

30、在一些实施例中，在字线被选中的情况下，若第五电压低于第一预设电源的电源电压，则确定第二晶体管处于导通状态；或者，在字线未被选中的情况下，若第六电压大于或等于第一预设电源的电源电压，则确定第二晶体管处于关断状态。

31、在一些实施例中，第五电压为0v，第六电压为3v。

32、在一些实施例中，可编程存储阵列还包括读出电路，位线分别通过不同的第五晶体管与读出电路连接，其中：

33、第五晶体管的第一端与位线连接，第五晶体管的第二端与读出电路连接，第五晶体管的栅极端接收列选择信号，第五晶体管根据列选择信号将对应位线的信号传输至读出电路。

34、在一些实施例中，读出电路包括读取电阻和比较器，其中：

35、比较器的第一输入端、读取电阻的第一端均与第五晶体管的第二端连接，读取电阻的第二端接地，比较器的第二输入端用于接收参考电压，比较器的输出端用于读出目标存储单元内存储的数据，其中，目标存储单元是根据列选择信号和字线共同确定的。

36、在一些实施例中，第一晶体管为pmos管，第二晶体管为pmos管。

37、第二方面，本公开实施例提供了一种编程方法，应用于包括多个存储单元的可编程存储阵列，存储单元包括第一晶体管和第二晶体管，且第一晶体管的第一端与位线连接，第一晶体管的栅极端与编程线连接，第一晶体管的第二端与第二晶体管的第一端连接，第二晶体管的栅极端与字线连接，第二晶体管的第二端与第一预设电源连接；该方法包括：

38、在对存储单元编程时，控制第二晶体管处于导通状态，并控制第一晶体管的栅极端和第一晶体管的第一端的电压差大于0；

39、在恢复存储单元时，控制第二晶体管处于导通状态，并控制第一晶体管的栅极和第一晶体管的第一端的电压差小于0。

40、在一些实施例中，该方法还包括：

41、在对存储单元编程时，控制编程线的控制电压高于位线的位线电压，以使得第一晶体管的栅极端和第一晶体管的第一端的电压差大于0；

42、在恢复存储单元时，控制编程线的控制电压低于位线的位线电压，以使得第一晶体管的栅极端和第一晶体管的第一端的电压差小于0。

43、第三方面，本公开实施例提供了一种半导体存储器，该半导体存储器包括如第一方面所述的可编程存储阵列。

44、本公开实施例提供了一种可编程存储阵列、编程方法以及半导体存储器，可编程存储阵列包括多个存储单元，该存储单元包括串联的第一晶体管和第二晶体管；第一晶体管的第一端与位线连接，第一晶体管的栅极端与编程线连接，第一晶体管的第二端与第二晶体管的第一端连接；第二晶体管的栅极端与字线连接，第二晶体管的第二端与第一预设电源连接；其中，在对存储单元编程时，控制第二晶体管处于导通状态，并控制第一晶体管的栅极端和第一晶体管的第一端的电压差大于0；在恢复存储单元时，控制第二晶体管处于导通状态，并控制第一晶体管的栅极和第一晶体管的第一端的电压差小于0。这样，基于第一晶体管和第二晶体管串联组成的存储单元，在对该存储单元编程时，由于第一晶体管的栅极端和第一晶体管的第一端的电压差为正向电压差，使得第一晶体管的沟道漏电流增大，从而能够实现存储单元内存储的数据转变为1；在恢复该存储单元时，由于第一晶体管的栅极端和第一晶体管的第一端的电压差为负向电压差，使得第一晶体管的沟道漏电流减小，从而能够实现存储单元内存储的数据转变为0；如此，该存储单元可以实现多次重复编程，而且由于无需击穿栅氧层，从而还避免了使用过高的电压应力，能够改善高压对存储单元的过冲损伤，最终提升存储器的性能。