用于对内存装置进行再新的集成电路及方法与流程

本发明涉及一种用于对内存装置进行再新的方法及设备。

背景技术：

1、由于近期集成电路(integrated circuit，ic)微型化的趋势，已出现了耗电量少但以更高速度提供更多功能的更小的装置。微型化过程亦已促使出现了更严格的设计及制造规格并带来了可靠性挑战。各种电子设计自动化(electronic design automation，eda)工具能在确保满足标准胞元布局设计及制造规格的同时产生、优化及验证集成电路的标准胞元布局设计。

技术实现思路

1、一些实施例中，本发明提供一种集成电路。所述一种集成电路包括字线数组、第一存储单元数组、第一组数据线以及第一读取-写入驱动器。第一存储单元数组被配置成自所述字线数组接收选择信号，其中所述第一存储单元数组中的每一存储单元被配置成基于所述选择信号而成为被选择的存储单元。第一组数据线与所述第一存储单元数组相关联，其中所述第一存储单元数组中的每一存储单元连接至所述第一组数据线中的一或多条数据线。第一读取-写入驱动器连接至所述第一组数据线且被配置成接收翻转-再新控制信号，其中所述第一读取-写入驱动器具有捕获电路，所述捕获电路被配置成存储与所述被选择的存储单元中的所存储位值相关的第一位值，且其中所述第一读取-写入驱动器被配置成基于所述第一位值经由所述第一组数据线将第二位值存储至所述被选择的存储单元中，其中所述第二位值是所述所存储位值的位反相型式。

2、在其他实施例中，本发明提供一种对内存装置进行再新的方法。所述方法包括：将数据字符及指示位存储于内存装置的位胞数组中，其中存储所述数据字符及所述指示位包括：将所述数据字符中的每一位值存储至数据位胞中作为所存储数据位值；以及将所述指示位的指示位值存储至指示位胞中作为所存储指示位值；以及，重复地对所述位胞数组进行再新，其中对所述位胞数组进行再新包括：自所述数据位胞读取所述所存储数据位值作为读出数据位值，自所述指示位胞读取所述所存储指示位值作为读出指示位值，将所述读出数据位值的位反相型式存储至所述数据位胞中作为所述所存储数据位值，以及，将所述读出指示位值的位反相型式存储至所述指示位胞中作为所述所存储指示位值。

3、在又一些其他实施例中，本发明提供一种存储数据的方法。所述方法包括：基于差错校验(ecc)算法自原始数据产生扩充差错校验字符；将所述扩充差错校验字符存储至位胞中作为所存储位值；以及，通过修改所述位胞中的每一者中的所述所存储位值，在预定时间之后对所述位胞进行再新，其中修改所述位胞中的所述所存储位值包括，读取所述位胞中的所述所存储位值作为第一位值，以及，将第二位值存储至所述位胞中作为所述所存储位值，其中所述第二位值是所述第一位值的位反相型式。

技术特征：

1.一种集成电路，其特征在于，包括：

2.根据权利要求1所述的集成电路，其特征在于，所述第一存储单元数组包括动态随机存取存储单元数组，且所述第一组数据线包括至少一条数据线。

3.根据权利要求1所述的集成电路，其特征在于，所述第一存储单元数组包括静态随机存取存储单元数组。

4.根据权利要求1所述的集成电路，还包括：

5.根据权利要求1所述的集成电路，还包括：

6.根据权利要求5所述的集成电路，其中所述第一读取写入驱动器具有数据输入端子及翻转再新控制端子，所述数据输入端子被配置成接收所述输入位值，所述翻转再新控制端子被配置成接收翻转再新控制信号，且其中所述写入复用器被配置成由所述翻转再新控制信号控制。

7.根据权利要求1所述的集成电路，其中所述第一读取写入驱动器具有数据输入端子、数据输出端子及翻转再新控制端子。

8.根据权利要求1所述的集成电路，还包括：

9.一种对内存装置进行再新的方法，其特征在于，包括：

10.一种存储数据的方法，包括：

技术总结本发明提供一种集成电路包括字线数组及被配置成自字线数组接收选择信号的存储单元数组。存储单元数组中的每一存储单元连接至一组数据线中的一或多条数据线。所述集成电路亦包括读取写入驱动器，读取写入驱动器连接至所述一组数据线且被配置成接收翻转再新控制信号。读取写入驱动器具有捕获电路，捕获电路被配置成存储与被选择的存储单元中的所存储位值相关的第一位值。读取写入驱动器被配置成将第二位值存储至被选择的存储单元中，第二位值是所存储位值的位反相型式。技术研发人员：庄明谚,姜慧如受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/3/27