一种升压电路及非易失性存储器的制作方法

本发明涉及非易失性存储器领域，具体是一种升压电路及非易失性存储器。

背景技术：

1、fram作为一种非易失性存储器，其数据写入操作需要位线wl提供高于电源电压vdd的高电压，因此需要配备升压电路。fram与传统的nandflash与norflash有本质的区别，flash存储器是通过浮栅晶体管的栅极上的电荷来存储数据，改变电荷状态需要施加高电压，这个电压远远超过了电源电压的大小，一般是电源电压的3-4倍，因此需要一个升压模块来将电源电压提升到足以完成存储单元的编程与擦除操作的电压。

2、fram则是通过铁电薄膜材料构成的铁电电容来存储数据，利用铁电晶体在不同的外加电场下的极化反转特性来存储数据。以目前成熟工艺的2t2c存储单元为例，它由两个nmos管与两个铁电电容组成，每个nmos管与一个铁电电容相连，形成一个单管传输门。单管传输门在传输信号时会有阈值损失，例如nmos单管传输门的栅极接电源vdd时，源漏端能够传输的信号电压最大只能达到vdd-vth，其中vth为nmos管的阈值电压。由此，铁电电容与nmos管相连的一端的电压最大只能达到vdd-vth，而铁电电容另一端的电压为vdd时，与nmos管相连的一端的电压就不足以达到铁电电容的矫顽电压，从而导致数据无法写入成功。

3、为了消除阈值损失，需要为该存储器设计字线升压电路，将存储单元的字线电压升高到vdd+vth以上，使得存储单元中的nmos管可以传输接近vdd的电压，同时，vdd+vth电压也不会超过存储单元中的nmos管的栅极击穿电压。升压电路只需要将电源电压提高到2倍左右即可，不需要过高的电压，因此对电荷泵的性能指标要求不高，其中的晶体管可以选择低压管。目前用于铁电存储器fram的字线升压电路主要采用四相位时钟电荷泵及其变体，四相位时钟电荷泵使用辅助预充电管来消除阈值电压的影响，并且使用四相时钟来防止反向泄漏电流的产生，但是其四相时钟不易产生，需要更复杂的时钟产生电路，并且其输出级仍会有阈值电压的损失。

4、现有技术常用的是四相位时钟电荷泵，但是由于四相位时钟的产生比较困难，需要更复杂的时序电路来控制电荷泵中的传输管的开关，增加了电路的复杂性。另外，每个fram存储单元都需要一个独立的字线升压电路来控制，以128k的铁电存储器为例，其需要1024条字线wl与1024个字线电荷泵电路，随着存储器容量的增大，电荷泵电路的数量也会线性增加，基于四相位时钟电荷泵的升压方案会占用很大的芯片面积。因此，需要一种更精简、更高效的升压电路设计方案。

技术实现思路

1、对于现有存在的一些问题，本发明的目的在于提供一种升压电路及非易失性存储器，以解决上述背景技术中提出的问题。

2、为实现上述目的，本发明提供如下技术方案：

3、第一方面，本发明提供了一种升压电路，包括两相非交叠时钟产生电路、交叉耦合电荷泵电路与电平选择电路，所述两相非交叠时钟产生电路输入端连接有时钟信号clk，两相非交叠时钟产生电路输出端输出信号clka、信号clkb，并输入连接至交叉耦合电荷泵电路的输入端，交叉耦合电荷泵电路输出端与电平选择电路输入端连接，电平选择电路输出端与字线wl连接连接，交叉耦合电荷泵电路与电源信号vdd连接，电平选择电路与选择信号、电源信号vdd通信连接；

4、所述两相非交叠时钟产生电路为交叉耦合电荷泵电路提供两相非交叠的时钟信号clka与clkb，使得交叉耦合电荷泵电路在不同的时钟相位下进行充电与放电的操作；

5、所述交叉耦合电荷泵电路将电源电压升压至两倍，并输出到字线电平选择电路；

6、所述字线电平选择电路的根据外部选择信号向字线wl输出两倍的高电平电压或低电平0，实现字线wl上的电压控制。

7、作为本发明进一步的方案：所述两相非交叠时钟产生电路是由一个非门inv、三个缓冲器与两个与门组成，三个缓冲器分别为缓冲器buff、缓冲器buff1、缓冲器buff2，两个与门分别为与门and1、与门and2；

8、所述缓冲器buff的输入端、非门inv的输入端同时输入连接时钟信号clk；

9、所述缓冲器buff的输出端与与门and1的一个输入端连接，与门and1的另一个输入端与缓冲器buff2输出端连接，与门and1输出端与缓冲器buff1输入端连接，缓冲器buff1输出端与信号clka连接；

10、所述非门inv的输出端与与门and2的一个输入端连接，与门and2的另一个输入端与缓冲器buff1输出端连接，与门and2输出端与缓冲器buff2输入端连接，缓冲器buff2输出端与信号clkb连接。

11、作为本发明进一步的方案：所述交叉耦合电荷泵电路包括两个nmos支路与四个pmos输出管，所述nmos支路包括nmos管n6、nmos管n7，pmos输出管包括pmos管p6、pmos管p7、pmos管p8、pmos管p9；

12、所述nmos管n6的漏极连接至节点a1，nmos管n6的栅极连接至节点b1，nmos管n7的栅极与节点a1连接，nmos管n7的漏极与节点b1连接；

13、所述节点a1同时与电容c1的一端、电容c5的一端连接，电容c5的另一端接地，c1的另一端与两相非交叠时钟产生电路输出的信号clka连接，信号clka同时与电容c3一端连接，电容c3的另一端接地；

14、所述节点b1同时与电容c2的一端、电容c6的一端连接，电容c6的另一端接地，c2的另一端与两相非交叠时钟产生电路输出的信号clkb连接，信号clkb同时与电容c4一端连接，电容c4的另一端接地；

15、所述节点a1同时与pmos管p6的源极、pmos管p8的源极连接，pmos管p6的栅极、pmos管p8的栅极同时与节点b1连接，pmos管p6的漏极与pmos管p6的衬底同时与输出端vout连接；

16、所述节点b1同时与pmos管p7的源极、pmos管p9的源极连接，pmos管p7的栅极、pmos管p9的栅极同时与节点a1连接，pmos管p7的漏极与pmos管p7的衬底同时与输出端vout连接；

17、所述pmos管p6的衬底、pmos管p8的衬底、pmos管p8的漏极、pmos管p9的衬底、pmos管p9的漏极、pmos管p7的衬底相互连接。

18、作为本发明进一步的方案：所述nmos管n6的源极、nmos管n7的源极都与电源信号vdd连接，nmos管n6的衬底、nmos管n7的衬底接地。

19、作为本发明进一步的方案：所述电平选择电路包括nmos连接支路与pmos连接支路，所述nmos连接支路包括nmos管n1、nmos管n2、nmos管n3、nmos管n4与nmos管n5，pmos连接支路包括pmos管p1、pmos管p2、pmos管p3、pmos管p4与pmos管p5；

20、所述交叉耦合电荷泵电路的输出端vout同时与pmos管p1的源极、pmos管p1的衬底连接；

21、所述pmos管p1的漏极连接至节点a，pmos管p1的栅极连接至节点b，nmos管n1的栅极与选择信号连接，nmos管n1的漏极与节点a连接；

22、所述pmos管p2的栅极、nmos管n2的栅极同时与选择信号连接，pmos管p2的源极、pmos管p2的衬底都与电源信号vdd连接，pmos管p2的漏极与nmos管n2的漏记、nmos管n3的栅极连接；

23、所述pmos管p3的源极、pmos管p3的衬底同时与交叉耦合电荷泵电路的输出端vout连接，pmos管p3的栅极与节点a连接，pmos管p3的漏极与节点b连接，节点b与nmos管n3的漏极连接；

24、所述pmos管p4的源极、pmos管p4的衬底同时与交叉耦合电荷泵电路的输出端vout连接，节点b同时与pmos管p4的栅极、nmos管n4的栅极连接，pmos管p4的漏极、pmos管p5的栅极、nmos管n4的漏极、nmos管n5的栅极相互连接；

25、所述pmos管p5的源极、pmos管p5的衬底同时与交叉耦合电荷泵电路的输出端vout连接，pmos管p5的漏极与nmos管n5的漏极连接，pmos管p5的漏极、nmos管n5的漏极同时与端口y连接，端口y与外部的字线wl连接。

26、作为本发明再进一步的方案：所述nmos管n1的源极与nmos管n1的衬底接地，nmos管n3的源极与nmos管n3的衬底接地，nmos管n4的源极与nmos管n4的衬底接地，nmos管n5的源极与nmos管n5的衬底接地。

27、第二方面，本发明还提供了一种非易失性存储器，包括升压电路与fram存储器，升压电路输出的字线wl另一端与fram存储器通信连接，fram存储器与位线bl、位线bln通信连接，fram存储器与板线pl连接。

28、作为本发明再进一步的方案：所述fram存储器为2t2c结构的铁电存储器，fram存储器包括nmos管n8、nmos管n9、铁电电容c7与铁电电容c8，字线wl同时与nmos管n8的栅极、nmos管n9的栅极连接；

29、nmos管n8的漏极与位线bl连接，nmos管n9的漏极与位线bln连接；

30、nmos管n8的源极与铁电电容c7负极连接，铁电电容c7正极与板线pl连接，nmos管n9的源极与铁电电容c8负极连接，铁电电容c8正极与板线pl连接。

31、nmos管n8与nmos管n9的衬底接地。

32、与现有技术相比，本发明的有益效果是：

33、1、本发明具有结构简单、占用面积小等优点，交叉耦合电荷泵电路仅包括两个nmos管与四个pmos管，即可实现电源电压的升压的功能，同时交叉耦合电荷泵电路能够大大降低电路的复杂度与芯片的面积。

34、2、本发明时的钟控制方便，输出电压稳定，交叉耦合电荷泵电路仅需要两相非交叠时钟clka和clkb，即能够实现电荷的充放电过程，保证输出电压的稳定。

35、3、本发明的电压增益高，转换效率高，纹波小，可以在较短的时间内输出高电压，一般只需要两个时钟周期，即可实现输出稳定的高电压。在每个时钟周期内，通过两条支路分别给负载电容供电，从而减小输出电压的纹波。可以完全采用低压管进行设计，能够减小寄生参数、阈值电压与面积等，从而提高电路的转换效率。

36、4、本发明三个模块组成的字线升压系统，使用了更精简的电路设计，更高效的升压电路模块，并且能快速启动，输出稳定的高电压，消除传输管阈值电压的影响。