一种基于磁性随机存取存储器的缓存地址电路

本申请涉及计算机系统存储，尤其涉及一种基于磁性随机存取存储器的缓存地址电路。

背景技术：

1、随着工艺的发展，计算机处理器具有越来越高的频率和运行速度，而主存储器由于为了兼顾存储容量和功耗，频率提升和读取速度落后于处理器。缓存的发明的主要是为了解决计算机处理器和主存储器之间的速度差异，其作为临时存储器，位于处理器和主存储器之间，用于存储处理器经常访问的数据和指令，进而大大提高计算机系统的性能。

2、缓存是计算机体系结构中不可或缺的一个模块，在过去的几十年里，静态随机存取存储器一直是构成缓存的主要存储器，因具有较快的读取速度和可靠性。但随着工艺尺度的不断缩小，静态随机存取存储器的劣势开始被放大，如大漏电流和可靠性下降。磁性随机存取存储器(magnetic random-access memory，mram)具备非易失性、低泄漏功率和高耐久性等特点，然而由于材料、结构和工艺技术的限制，现有的磁性随机存取存储器还存在易误读误写的问题。

技术实现思路

1、本申请实施例的主要目的在于提出一种基于磁性随机存取存储器的缓存地址电路，以减少对磁性随机存取存储器的读取次数，进而降低误读概率，提高缓存地址电路的数据可靠性。

2、为实现上述目的，本申请实施例的一方面提出了一种基于磁性随机存取存储器的缓存地址电路，所述电路包括：译码器、磁性随机存取存储器阵列以及多个三态门；

3、其中，所述磁性随机存取存储器阵列，用于分级存储标签；

4、所述译码器，用于选择磁性随机存取存储器阵列中存储的所述标签；

5、所述三态门，用于接收所述磁性随机存取存储器阵列各路所述标签输出的命中信号，并将所述命中信号对应的路的缓存数据发送到总线上。

6、在一些实施例中，所述磁性随机存取存储器阵列包括多个磁性随机存取存储器单元、多个寄存器以及缓冲器；

7、其中，所述磁性随机存取存储器单元，用于存储所述标签；

8、所述缓冲器，用于充电后输出高电平；

9、所述寄存器，用于当请求的所述标签与所述译码器选择的所述标签匹配时，输出高电平。

10、在一些实施例中，所述磁性随机存取存储器阵列包括多组阵元电路；

11、其中，每组所述阵元电路包括多路单元电路，每路所述单元电路包括多级单元子电路，每级所述单元子电路包括多个所述磁性随机存取存储器单元；

12、每路所述单元电路中的各级所述单元子电路存在先后顺序，每级所述单元子电路的输出端与一个所述寄存器的输入端连接；最后一级所述单元子电路对应的所述寄存器作为终点寄存器，每个所述终点寄存器的输出端与一个所述三态门连接，除所述终点寄存器外的其余各个所述寄存器的输出端与对应下一级所述单元子电路的输入端连接。

13、在一些实施例中，每个所述缓冲器的输入端与每路所述单元电路最后一级所述单元子电路的输出端连接，每个所述缓冲器的输出端与一个所述终点寄存器的输入端连接，每个所述终点寄存器的输出端与一个所述三态门连接。

14、在一些实施例中，每个所述磁性随机存取存储器单元包括多个自旋轨道力矩磁性隧道结和多个晶体管；

15、其中，所述自旋轨道力矩磁性隧道结，用于存储所述标签；

16、所述晶体管，用于控制所述自旋轨道力矩磁性隧道结的读写。

17、在一些实施例中，每个所述磁性随机存取存储器单元包括第一自旋轨道力矩磁性隧道结、第二自旋轨道力矩磁性隧道结、第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第五晶体管，各个所述晶体管均采用nmos管；

18、其中，所述第一晶体管的栅极与第一读字线连接，漏极与所述磁性随机存取存储器单元的输入端连接，源极与所述第一自旋轨道力矩磁性隧道结的第一端口连接；

19、所述第二晶体管的栅极与第二读字线连接，漏极与所述磁性随机存取存储器单元的输入端连接，源极与所述第二自旋轨道力矩磁性隧道结的第一端口连接；

20、所述第三晶体管、所述第四晶体管以及所述第五晶体管的栅极均与写字线连接；所述第三晶体管的漏极与位线连接，源极与所述磁性随机存取存储器单元的输出端连接；所述第四晶体管的漏极与所述第一自旋轨道力矩磁性隧道结的第一端口连接，源极与源线连接；所述第五晶体管的漏极与所述第二自旋轨道力矩磁性隧道结的第二端口连接，源极与所述源线连接；

21、所述磁性随机存取存储器单元的输出端与所述第一自旋轨道力矩磁性隧道结的第二端口和所述第二自旋轨道力矩磁性隧道结的第一端口连接。

22、在一些实施例中，所述译码器包括组译码器和标签译码器；

23、所述组译码器，用于从各组所述阵元电路中根据请求地址选择一组所述阵元电路作为目标阵元电路；

24、所述标签译码器，用于选通所述目标阵元电路中目标标签对应的自旋轨道力矩磁性隧道结；其中，所述目标标签为所述请求地址中所请求的所述标签，所述磁性随机存取存储器单元包括多个所述自旋轨道力矩磁性隧道结。

25、在一些实施例中，所述磁性随机存取存储器阵列包括多组阵元电路；

26、其中，每组所述阵元电路包括8路所述单元电路，每路所述单元电路包括4级所述单元子电路，每级所述单元子电路包括8个所述磁性随机存取存储器单元；

27、各个所述寄存器均采用8位寄存器。

28、为实现上述目的，本申请实施例的另一方面提出了一种电路系统，所述电路系统包括如前述的一种基于磁性随机存取存储器的缓存地址电路。

29、为实现上述目的，本申请实施例的另一方面提出了一种电子设备，所述电子设备包括处理器和缓存器，所述缓存器包括如前述的一种基于磁性随机存取存储器的缓存地址电路。

30、本申请实施例至少包括以下有益效果：

31、本申请的磁性随机存取存储器阵列可以分级存储标签，当译码器选择标签访问缓存地址电路时，对请求地址的标签进行分级比较，然后将分级比较得到的命中信号发送给三态门，进而决定是否将缓存数据发送到总线上。此方案不需要对所有地址的标签进行读取和比较，减少了读取次数，进而降低了访问缓存地址电路时误读数据的概率，提高了缓存地址电路的数据可靠性；而且，对标签进行分级比较可以省去大量不必要的比较操作，大大降低了缓存地址电路的功耗。

技术特征：

1.一种基于磁性随机存取存储器的缓存地址电路，其特征在于，所述电路包括：译码器、磁性随机存取存储器阵列以及多个三态门；

2.根据权利要求1所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，所述磁性随机存取存储器阵列包括多个磁性随机存取存储器单元、多个寄存器以及缓冲器；

3.根据权利要求2所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，所述磁性随机存取存储器阵列包括多组阵元电路；

4.根据权利要求3所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，每个所述缓冲器的输入端与每路所述单元电路最后一级所述单元子电路的输出端连接，每个所述缓冲器的输出端与一个所述终点寄存器的输入端连接，每个所述终点寄存器的输出端与一个所述三态门连接。

5.根据权利要求3所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，每个所述磁性随机存取存储器单元包括多个自旋轨道力矩磁性隧道结和多个晶体管；

6.根据权利要求3所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，每个所述磁性随机存取存储器单元包括第一自旋轨道力矩磁性隧道结、第二自旋轨道力矩磁性隧道结、第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第五晶体管，各个所述晶体管均采用nmos管；

7.根据权利要求3所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，所述译码器包括组译码器和标签译码器；

8.根据权利要求3所述的一种基于磁性随机存取存储器的缓存地址电路，其特征在于，所述磁性随机存取存储器阵列包括多组阵元电路；

9.一种电路系统，其特征在于，所述电路系统包括如权利要求1至8任一项所述的一种基于磁性随机存取存储器的缓存地址电路。

10.一种电子设备，其特征在于，所述电子设备包括处理器和缓存器，所述缓存器包括如权利要求1至8任一项所述的一种基于磁性随机存取存储器的缓存地址电路。

技术总结本申请公开了一种基于磁性随机存取存储器的缓存地址电路，该电路包括：译码器、磁性随机存取存储器阵列以及多个三态门；磁性随机存取存储器阵列可以分级存储标签，译码器对标签里的通路进行选择，对请求地址的标签进行分级比较，然后将分级比较后得到的命中信号发送给三态门，三态门可被命中信号激活，将命中信号所对应的路的缓存数据发送到总线上。本申请不需要对所有地址的标签进行读取和比较，减少了读取次数，降低了访问缓存地址电路时误读数据的概率，提高了缓存地址电路的数据可靠性；且可省去大量不必要的比较操作，降低了缓存地址电路的功耗。本申请可减少对静态随机存取存储器的读取次数，可广泛应用于计算机系统存储技术领域。技术研发人员：虞志益,李楠,刘显平,陈伟冲,李翔宇,潘万圆,尹宁远受保护的技术使用者：中山大学技术研发日：技术公布日：2024/4/17