一种容忍单粒子翻转的存储器地址锁存电路及锁存方法与流程

本发明涉及锁存器领域，具体是一种容忍单粒子翻转的存储器地址锁存电路及锁存方法。

背景技术：

1、辐射效应是指高能粒子击中微电子器件时造成器件的状态非正常改变的一种辐射损伤效应，主要分为累积效应和瞬态效应。累积效应包括总剂量效应和位移损伤效应，瞬态效应包括单粒子效应和充放电效应。在高辐射环境下，单粒子效应最容易引发大规模的存储器错误。

2、单粒子翻转，是单粒子效应中导致电路软错误的主要原因。单粒子翻转是指高能粒子击中存储单元时，在器件材料中电离出的电荷被器件吸收，导致电路存储单元的逻辑值直接发生翻转的效应。

3、锁存器是存储系统中常用的时序逻辑器件之一，是构成数字系统的关键元器件，对系统功能的正确执行有着至关重要的作用。然而随着存储器规模的扩大以及集成电路工艺制程缩减，在辐射环境中，存储系统越来越容易受到单粒子翻转的影响，导致存储的数据出错，引发系统失效。

4、传统的存储器地址锁存电路多由rs锁存器构成。rs锁存器的结构是最基本的锁存结构，主要由两个或非门构成，通过互相反馈来锁存逻辑值。

5、rs锁存器在辐射环境下，容易受到单粒子效应的影响，导致锁存的逻辑值翻转，使得锁存的存储器地址出错，将数据写入错误的地址，导致两个地址的数据均出错，极易导致系统失效。因此需要提出一种容忍单粒子翻转的存储器地址锁存电路，使存储器在高辐射环境中仍能安全对存储数据进行读写。

技术实现思路

1、对于现有存在的一些问题，本发明的目的在于提供一种容忍单粒子翻转的存储器地址锁存电路及锁存方法，以解决上述背景技术中提出的问题。

2、为实现上述目的，本发明提供如下技术方案：

3、第一方面，本发明公开了一种容忍单粒子翻转的存储器地址锁存电路，包括地址锁存控制器和dice阵列；

4、地址锁存控制器通过地址读写控制线与dice阵列输入端连接，dice阵列的输入端同时连接写地址信号线，dice阵列的输出端连接读地址信号线；

5、dice阵列设有256个，dice阵列包括16个dice单元，dice单元的输入端连接写地址信号线，dice单元输出端连接读地址信号线。

6、作为本发明进一步的方案：所述地址读写控制线分为地址写控制线和地址读控制线，dice单元的输入端同时与地址写控制线连接，dice单元的输出端与地址读控制线连接；每个dice单元存储一位地址比特位，每个dice阵列存储一个16位地址，每个dice阵列使用16个dice单元对一个16位地址进行锁存。

7、作为本发明进一步的方案：所述dice单元包括第一pmos管、第一nmos管、第二pmos管、第二nmos管、第三pmos管、第三nmos管、第四pmos管、第四nmos管、第五nmos管、第六nmos管；

8、第一pmos管的漏极连接至节点n0，节点n0同时与第一nmos管的漏极、第二pmos管的栅极、第四nmos管的栅极连接；

9、第二pmos管的漏极连接至节点n1，节点n1同时与第二nmos管的漏极、第三pmos管的栅极、第一nmos管的栅极连接；

10、第三pmos管的漏极连接至节点n2，节点n2同时与第三nmos管的漏极、第四pmos管的栅极、第二nmos管的栅极连接；

11、第四pmos管的漏极连接至节点n3，节点n3同时与第四nmos管的漏极、第一pmos管的栅极、第三nmos管的栅极连接。

12、作为本发明进一步的方案：所述第二pmos管的栅极与第五nmos管的漏极连接，第五nmos管的源极与写地址信号线连接，第五nmos管的栅极与地址写控制线连接。

13、作为本发明进一步的方案：所述第四pmos管的栅极与第六nmos管的漏极连接，第六nmos管的源极与读地址信号线连接，第六nmos管的栅极与地址读控制线连接。

14、作为本发明进一步的方案：所述第一pmos管、第二pmos管、第三pmos管、第四pmos管的源极都和电源端vdd连接。

15、作为本发明进一步的方案：所述第一nmos管、第二nmos管、第三nmos管、第四nmos管的源极都接地。

16、第二方面，本发明还公开了一种容忍单粒子翻转的存储器地址锁存电路的锁存方法，其方法步骤如下：

17、s1、写地址模式、当写地址信号线需要向dice阵列写入一组地址数据时，若dice阵列_0为空，则地址锁存控制器向dice阵列_0通过地址读写控制线发出相应的控制信号以使dice阵列_0导通，地址数据写入dice阵列_0；若dice阵列_0为满，则地址写入dice阵列_1；同理，dice阵列_1～dice阵列_255依次写入地址数据；

18、s2、读地址模式、当读地址信号线需要从dice阵列读出一组地址数据时，地址锁存控制器通过地址读写控制线向dice阵列发出相应的控制信号，控制对应的dice阵列导通，地址数据读出到读地址信号线后，对该dice阵列设置为空，以准备锁存下一组地址。

19、与现有技术相比，本发明的有益效果是：

20、本发明当写地址信号线需要向dice阵列写入地址时，地址锁存控制器通过写地址控制线会发出相应的地址控制信号，使对应的dice阵列中的各个dice单元的第五nmos管导通，地址通过写地址信号线写入dice阵列中的16个dice单元，完成一个16位地址的写入。当读地址信号线需要向dice阵列读出地址时，地址锁存控制器通过读地址控制线会发出相应的地址控制信号，使对应的dice阵列中的各个dice单元的第六nmos管导通，地址通过读地址信号线读出dice阵列，完成一个16位地址的读出。

21、本发明的锁存器在高辐射环境中仍能安全对存储数据进行读写，避免其受到单粒子效应的影响导致锁存的逻辑值翻转，保证锁存的存储器地址的正确和安全，确保导致系统的稳定。

技术特征：

1.一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，包括地址锁存控制器(2)和dice阵列(1)；

2.根据权利要求1所述的一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，所述地址读写控制线(3)分为地址写控制线(31)和地址读控制线(32)，dice单元(11)的输入端同时与地址写控制线(31)连接，dice单元(11)的输出端与地址读控制线(32)连接；每个dice单元(11)存储一位地址比特位，每个dice阵列(1)存储一个16位地址，每个dice阵列使用16个dice单元对一个16位地址进行锁存。

3.根据权利要求2所述的一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，所述dice单元(11)包括第一pmos管(40)、第一nmos管(41)、第二pmos管(42)、第二nmos管(43)、第三pmos管(44)、第三nmos管(45)、第四pmos管(46)、第四nmos管(47)、第五nmos管(48)、第六nmos管(49)；

4.根据权利要求3所述的一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，所述第二pmos管(42)的栅极与第五nmos管(48)的漏极连接，第五nmos管(48)的源极与写地址信号线(4)连接，第五nmos管(48)的栅极与地址写控制线(31)连接。

5.根据权利要求4所述的一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，所述第四pmos管(46)的栅极与第六nmos管(49)的漏极连接，第六nmos管(49)的源极与读地址信号线(5)连接，第六nmos管(49)的栅极与地址读控制线(32)连接。

6.根据权利要求5所述的一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，所述第一pmos管(40)、第二pmos管(42)、第三pmos管(44)、第四pmos管(46)的源极都和电源端vdd连接。

7.根据权利要求6所述的一种容忍单粒子翻转的存储器地址锁存电路，其特征在于，所述第一nmos管(41)、第二nmos管(43)、第三nmos管(45)、第四nmos管(47)的源极都接地。

8.权利要求1-7任一所述的一种容忍单粒子翻转的存储器地址锁存电路的锁存方法，其特征在于，其方法步骤如下：

技术总结本发明公开了一种容忍单粒子翻转的存储器地址锁存电路及锁存方法，属于锁存器领域，包括地址锁存控制器和DICE阵列；地址锁存控制器通过地址读写控制线与DICE阵列输入端连接，DICE阵列的输入端同时连接写地址信号线，DICE阵列的输出端连接读地址信号线；DICE阵列设有256个，DICE阵列包括多组DICE单元，DICE单元的输入端连接写地址信号线，DICE单元输出端连接读地址信号线；每个DICE阵列内设有16个DICE单元。本发明的锁存器在高辐射环境中仍能安全对存储数据进行读写，避免其受到单粒子效应的影响导致锁存的逻辑值翻转，保证锁存的存储器地址的正确和安全，确保系统的稳定。技术研发人员：孙立霆,陈相银,窦丙飞,孙金中,胡京川受保护的技术使用者：合肥中科微电子创新中心有限公司技术研发日：技术公布日：2024/4/17