具有强度匹配功率门控的输出驱动器的制作方法

背景技术：

1、本公开大体上涉及存储器装置，且更特定来说，涉及用于匹配输出驱动器切片与功率控制开关的晶体管沟道宽度的系统及方法。

2、本章节意在向读者介绍可与下文描述及/或主张的本技术的各个方面相关的技术的各个方面。此论述被认为有助于向读者提供背景信息以促进对本公开的各个方面的更好理解。因此，应理解，这些陈述应从这个角度来理解，而不是作为对现有技术的承认来理解。

3、通常，计算系统可包含在操作中经由电信号传达信息的电子装置。举例来说，计算系统可包含处理器，所述处理器通信耦合到存储器装置，例如安置在双列直插式存储器模块(dimm)上的动态随机存取存储器(dram)装置。以此方式，处理器可与存储器装置通信，例如以检索可执行指令，检索要通过处理器处理的数据，及/或存储从处理器输出的数据。

4、当在存储器与处理器之间交换数据时，数据可经由输出驱动器及/或输入驱动器传输。这些驱动器电路可经设计以具有特定阻抗值，且在维持阻抗时可存在操作效率或较少损耗。此外，驱动器电路可包含在切片中划分的多个晶体管(例如，晶体管的相应子集)且切片中的一或多者可用于特定数据传输。当不使用时，晶体管可将驱动器电路与电源电压解耦合以减少或停止泄漏电流。然而，当使用驱动器电路时，开关可能不合意地调整阻抗，这可引入损耗或其它低操作效率。

技术实现思路

技术特征：

1.一种装置，其包括：

2.根据权利要求1所述的装置，其中所述功率状态控制电路经配置以至少部分通过以下各者来闭合所述一组功率控制晶体管中的一或多个功率控制晶体管：

3.根据权利要求2所述的装置，其中所述功率状态控制电路经配置以至少部分通过读取存储在寄存器中的值来确定要闭合的所述一或多个功率控制晶体管。

4.根据权利要求1所述的装置，其中所述输出驱动器包括经配置以在经由所述输出驱动器进行的数据传输期间断开的额外晶体管。

5.根据权利要求1所述的装置，其中所述一组功率控制晶体管中的每一相应功率控制晶体管分别由第三沟道宽度表征。

6.根据权利要求1所述的装置，其中所述一组功率控制晶体管中的每一相应功率控制晶体管分别由不同沟道宽度表征。

7.根据权利要求1所述的装置，其中所述输出驱动器经配置以经由所述多个晶体管中的每一者传输数据位。

8.根据权利要求1所述的装置，其中所述输出驱动器包括包含所述多个晶体管的多个上拉切片及多个下拉切片。

9.根据权利要求1所述的装置，其中所述一组功率控制晶体管包括：

10.一种方法，其包括：

11.根据权利要求10所述的方法，其中基于所述切片配置来确定所述多个功率控制信号包括确定指示为通过所述切片配置接通的所述第一多个晶体管的数目。

12.根据权利要求10所述的方法，其中接收所述切片配置包括从寄存器读取所述切片配置。

13.根据权利要求10所述的方法，其包括：

14.根据权利要求10所述的方法，其中基于所述切片配置来确定所述多个功率控制信号包括：

15.一种存储器装置系统，其包括：

16.根据权利要求15所述的存储器装置系统，其中所述多个功率控制晶体管的所述子集经配置以具有所述第一沟道宽度，且其中所述多个功率控制晶体管经配置以在到输入衬垫的数据位传输期间将所述输出驱动器耦合到所述第一电源电压。

17.根据权利要求16所述的存储器装置系统，其中所述输入衬垫经配置以耦合到所述输出驱动器的多个上拉切片及下拉切片。

18.根据权利要求17所述的存储器装置系统，其中所述多个上拉切片及下拉切片包括所述多个晶体管。

19.根据权利要求15所述的存储器装置系统，其中所述控制电路经配置以基于具有等于所述第一沟道宽度的第二沟道宽度的所述多个功率控制晶体管的所述子集来确定所述多个功率控制晶体管的所述子集。

20.根据权利要求15所述的存储器装置系统，其中所述控制电路经配置以基于具有在所述第一沟道宽度的阈值内的第二沟道宽度的所述多个功率控制晶体管的所述子集来确定所述多个功率控制晶体管的所述子集。

技术总结本文中所描述的系统及方法考虑驱动器电路系统(60)的晶体管的第一沟道宽度，其中所述第一沟道宽度可经设置以匹配功率控制晶体管(82)的第二沟道宽度。举例来说，控制电路(66)可通过接通一组功率控制晶体管(82)中的一或多者来将所述一组功率控制晶体管(82)的第二沟道宽度与所述第一沟道宽度匹配。匹配驱动器电路系统(60)的开关的所述宽度及所述一组功率控制晶体管(82)的所述宽度可通过帮助维持所述驱动器电路系统(60)的阻抗来减少损耗。技术研发人员：B·A·约翰逊,崔桢焕受保护的技术使用者：美光科技公司技术研发日：技术公布日：2024/4/17