在读出放大器处具有减小的电容的存储器的制作方法

本申请涉及存储器，并且更具体地涉及在读出放大器处具有减小的电容的多存储体存储器。

背景技术：

1、在传统的静态随机存取存储器(sram)中，位单元在读取操作期间连接到一对位线。在读取操作之前，将位线预充电到用于位单元的电源电压。根据位单元的二元内容，位单元会使位线对中的真位线或互补位线从其预充电状态略微放电。例如，假设位单元存储二元值1。在读取操作期间，断言字线，使得位单元耦合到其位线对。由于二元值1，随后使互补位线从其预充电状态放电。但是位单元会使真位线维持在其预充电状态。

2、因此，读取操作会在位线对两端产生电压差。该位线电压差不是全轨电压，而是等于电源电压的一小部分。为了响应于该相对较小的电压差并且关于存储在位单元中的内容作出位判定，读出放大器可使用相对较大的增益量。

3、电荷转移读出放大器(ctsa)可提供相对较大的增益量，以便以相对较小的电压差作出位判定。ctsa可部分地通过在位线或互补位线)与读出节点(或互补读出节点)之间转移电荷来提供增益。然而，多个位线可共享读出节点，并且每个读出节点的位线的数量越高，寄生电容可能越高，其中寄生电容可能是快速、可靠的位判定的障碍。

4、因此，本领域需要具有减小的寄生电容的存储器。

技术实现思路

1、在一个具体实施中，一种电路包括：第一读取多路复用器，该第一读取多路复用器将第一多个位线耦合到第一读出节点和第一互补读出节点；第二读取多路复用器，该第二读取多路复用器将第二多个位线耦合到第二读出节点和第二互补读出节点；和第一读出放大器，该第一读出放大器耦合到该第一读出节点和该第一互补读出节点，其中该第一读取多路复用器与存储器位单元的第一存储体相关联，并且其中该第二读取多路复用器与存储器位单元的第二存储体相关联。

2、在另一个具体实施中，一种方法包括：在第一读取操作中，将第一多个位线对与第一读出节点对多路复用，包括将该第一多个位线对中的第一位线对与该第一读出节点对耦合；在该第一位线对与该第一读出节点对之间进行电荷共享；将来自该第一读出节点对的值输入到逻辑电路；使该逻辑电路基于来自该第一读出节点对的该值作出位判定；以及在后续读取操作中，将第二多个位线对与第二读出节点对多路复用，包括将该第二多个位线对中的第二位线对耦合到该第二读出节点对，其中该第一多个位线对与存储器位单元的第一存储体相关联，并且其中该第二多个位线对与存储器位单元的第二存储体相关联。

3、在另一个具体实施中，一种存储器设备包括：多个存储体，该存储体中的每个存储体包括多个位线对；多个读出节点对，该读出节点对中的每个读出节点对与该存储体中的相应存储体相关联；用于将该位线对与该读出节点对多路复用的构件；和用于在涉及该多个存储体的多个读取操作期间基于与该读出节点对相关联的电压作出位判定的构件。

4、在又一个具体实施中，一种存储器包括：第一存储体，该第一存储体包括按第一多个列布置的第一多个位单元；第二存储体，该第二存储体包括按第二多个列布置的第二多个位单元；第一读出节点对，该第一读出节点对通过第一读取多路复用器耦合到该第一多个列；第二读出节点对，该第二读出节点对通过第二读取多路复用器耦合到该第二多个列；和第一读出放大器，该第一读出放大器耦合到该第一读出节点对。

5、通过下面的具体实施方式可以更好地理解这些优点和附加的优点。

技术特征：

1.一种电路，所述电路包括：

2.根据权利要求1所述的电路，所述电路还包括：

3.根据权利要求2所述的电路，其中所述第一读出放大器包括第一交叉耦合的与非门对，并且其中所述第二读出放大器包括第二交叉耦合的与非门对，所述电路还包括：

4.根据权利要求3所述的电路，其中所述第一交叉耦合的与非门对耦合到所述第一读出节点，并且其中所述第二交叉耦合的与非门对耦合到所述第一互补读出节点。

5.根据权利要求1所述的电路，其中所述第一读出放大器进一步耦合到所述第二读出节点和所述第二互补读出节点。

6.根据权利要求5所述的电路，其中所述第一读出放大器包括：

7.根据权利要求5所述的电路，其中所述第一读出放大器包括：

8.根据权利要求5所述的电路，其中所述第一读出放大器耦合到n个其他读出节点和n个其他互补读出节点，其中所述第一读出放大器还包括：

9.一种方法，所述方法包括：

10.根据权利要求9所述的方法，所述方法还包括：

11.根据权利要求10所述的方法，其中所述逻辑电路包括第一读出放大器和第二读出放大器，所述第一读出放大器与所述第一读出节点对相关联，并且所述第二读出放大器与所述第二读出节点对相关联。

12.根据权利要求10所述的方法，其中所述逻辑电路包括读出放大器，所述读出放大器耦合到所述第一读出节点对和所述第二读出节点对。

13.根据权利要求9所述的方法，其中所述逻辑电路包括多个交叉耦合的与非门对。

14.根据权利要求9所述的方法，其中使所述逻辑电路作出所述位判定包括：使用第一推挽电路来上推或下拉第一交叉耦合的与非门对的输出，所述第一推挽电路耦合到第二推挽电路，所述第二推挽电路与附加交叉耦合的与非门对相关联。

15.根据权利要求9所述的方法，其中所述逻辑电路包括交叉耦合的与或非(aoi)门对。

16.一种存储器设备，所述存储器设备包括：

17.根据权利要求16所述的存储器设备，其中用于作出位判定的所述构件包括交叉耦合的与或非(aoi)门对，所述交叉耦合的aoi门对耦合到所述多个读出节点对。

18.根据权利要求17所述的存储器设备，所述存储器设备还包括：推挽电路，所述推挽电路耦合到所述交叉耦合的aoi门对中的第一aoi门的输出和所述交叉耦合的aoi门对中的第二aoi门的输出。

19.根据权利要求16所述的存储器设备，其中用于作出位判定的所述构件包括多个交叉耦合的与非门对，所述与非门对中的第一与非门对耦合到第一读出节点对，并且所述与非门对中的第二与非门对耦合到第二读出节点对。

20.一种存储器，所述存储器包括：

21.根据权利要求20所述的存储器，其中所述第一读出放大器包括交叉耦合的与或非(aoi)门对，所述交叉耦合的aoi门对进一步耦合到所述第二读出节点对。

22.根据权利要求21所述的存储器，其中所述第一读出放大器耦合到n个其他读出节点对，其中：

23.根据权利要求20所述的存储器，其中所述第一读出放大器包括第一交叉耦合的与非门对，所述存储器还包括第二读出放大器，所述第二读出放大器包括第二交叉耦合的与非门对并且耦合到所述第二读出节点对。

24.根据权利要求20所述的存储器，其中所述第一读出节点对通过多个位线对耦合到所述第一多个列，其中所述第一读取多路复用器被配置为接通第一p型金属氧化物半导体(pmos)晶体管和第二pmos晶体管，以将所述位线对中的第一位线对耦合到所述第一读出节点对。

技术总结提供了一种存储器，该存储器包括多个存储体，该存储体中的每个存储体与读取多路复用器相关联。第一读取多路复用器将第一多个位线耦合到第一读出节点对，并且第二读取多路复用器将第二多个位线耦合到第二读出节点对。第一读出放大器耦合到该第一读出节点对。该第二读出节点对可耦合到相同的读出放大器或不同的读出放大器。技术研发人员：A·B·帕勒拉,A·C·科塔,H·李受保护的技术使用者：高通股份有限公司技术研发日：技术公布日：2024/3/31