纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法

本发明涉及版图交织，具体为纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法。

背景技术：

1、静态随机存取存储器sram(static random access memory)是一款有静止存取功能的存储器，主要是用来保存程序运行中的中间数据或即将执行的指令等，而不需要配合内部刷新电路就能保存内部存放的数据。它作为片上存储器中最主要的存储器，使用频率非常高，在整个芯片面积中占了绝对比重。在我国航天事业的飞速发展的大背景下，sram因其集成度高，速度快、抗噪声能力强等特点被广泛应用于航天领域，其长期工作在外层空间辐射环境中，随时可能受到单粒子效应的影响，而航电系统对安全性的要求很高，sram的可靠性直接决定了整个芯片的抗辐射性能，于是我国对于的高性能、高可靠的抗辐照sram产生了大量的需求。

2、早期研究的重点是单位翻转(seu)，其加固技术往往基于同一时刻只有单个错误发生。广泛使用冗余结构的锁存单元(dice)结构取代传统6管结构的存储单元来防护seu。其电路结构是在传统6管sram单元的基础上增加了存储信息的冗余节点对和反馈通路，提高了单粒子翻转的阈值，其结构对称，较其他抗辐照电路来说使用的晶体管数量较小。

3、随着工艺尺度的缩减，各存储单元间距离的变小，芯片集成度的变大，单粒子单位翻转(sbu)所占比重显著减少，而mbu所占比重将显著增加，由于电荷共享引起mbu的比例已不可忽略。mcu产生数量的极大增加，导致集成电路中单粒子辐射造成的软错误急剧增加，针对sram的mbu的抗辐照加固设计已成为目前研究的重点。版图设计对集成电路mcu影响特别大，在一定程度上也决定器件对mbu的敏感性程度。加固存储单元的设计方法的关键在于利用对电荷收集不敏感的节点避免翻转电压传播到整个单元。传统的dice版图结构存在着缺陷与不足，因其单元的敏感节点位置比较靠近，当单粒子入射电路时，存在很大概率会引起彼此靠近的敏感节点同时翻转，所以对mbu的抵抗性很差。

4、公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

1、本发明的目的在于提供纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，以解决上述背景技术中提出的问题。

2、为实现上述目的，本发明提供如下技术方案：纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，包括sram结构，所述sram结构包括时钟控制模块、第一行译码器、第二行译码器、列译码器、第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列，所述时钟控制模块分别连接第一行译码器和列译码器，所述第一行译码器分别连接第二行译码器和第三行译码器，所述第一列译码器分别连接第一列选择器和第二列选择器，所述第一列选择器连接第一存储阵列，所述第二列选择器连接第二存储阵列，所述第三行译码器分别连接第一存储阵列和第二存储阵列，所述第二行译码器分别连接第三存储阵列和第四存储阵列。

3、优选的，所述第一列选择器通过第一敏感放大器连接第一数据i/o控制单元，所述第二列选择器通过第二敏感放大器连接第二数据i/o控制单元。

4、优选的，还包括第三列选择器和第四列选择器，所述第三列选择器分别连接第三存储阵列和第一敏感放大器，所述第四列选择器分别连接第四存储阵列和第二敏感放大器。

5、优选的，所述第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列内均设置两个dice单元，两个dice单元相互穿插，拉大敏感节点距离。

6、优选的，所述敏感节点对的相互隔离与物理布局：q1和q2、x1和x2是相邻的两个dice单元中pmos管发生多位翻转的敏感节点对；q1和q2，x1和x2为相邻两个dice结构中nmos管发生多位翻转的两对敏感节点对。

7、优选的，相邻两个敏感节点之间的间距为2.115μm。

8、优选的，纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，将q1和q2、x1和x2两对节点交织放置，使其物理距离达到最大；将q1和q2，x1和x2两对节点交织放置，使其物理距离达到最大；利用一个dice单元中敏感节点对和另一个dice单元中的敏感节点对相互穿插隔离，拉大敏感节点距离。

9、与现有技术相比，本发明的有益效果是：本发明提出了新的版图级加固方法：把两个dice单元相互穿插，拉大敏感节点距离。大大降低了粒子轰击到多个敏感节点的造成多位翻转的概率；入射的角度改变会使得重粒子入射时轨迹经过了多个敏感节点，造成多个敏感节点翻转。此结构能使入射的角度改变造成的多个敏感节点翻转有效的恢复；该加固结构拥有极高的抗翻转阈值，单粒子在阈值120mev·cm2/mg无翻转；加固结构在不同的温度下都能翻转恢复，温度较低时翻转恢复时间低于温度高时。

技术特征：

1.纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，包括sram结构，其特征在于：所述sram结构包括时钟控制模块(1)、第一行译码器(2)、第二行译码器(3)、列译码器(4)、第一存储阵列(5)、第二存储阵列(6)、第三存储阵列(7)、第四存储阵列(8)，所述时钟控制模块(1)分别连接第一行译码器(2)和列译码器(4)，所述第一行译码器(2)分别连接第二行译码器(3)和第三行译码器(9)，所述列译码器分(4)别连接第一列选择器(10)和第二列选择器(11)，所述第一列选择器(10)连接第一存储阵列(5)，所述第二列选择器(11)连接第二存储阵列(6)，所述第三行译码器(9)分别连接第一存储阵列(5)和第二存储阵列(6)，所述第二行译码器(3)分别连接第三存储阵列(7)和第四存储阵列(8)。

2.根据权利要求1所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：所述第一列选择器(10)通过第一敏感放大器(12)连接第一数据i/o控制单元(13)，所述第二列选择器(11)通过第二敏感放大器(14)连接第二数据i/o控制单元(15)。

3.根据权利要求1所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：还包括第三列选择器(16)和第四列选择器(17)，所述第三列选择器(16)分别连接第三存储阵列(7)和第一敏感放大器(12)，所述第四列选择器(17)分别连接第四存储阵列(8)和第二敏感放大器(14)。

4.根据权利要求1所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：所述第一存储阵列(5)、第二存储阵列(6)、第三存储阵列(7)、第四存储阵列(8)内均设置两个dice单元，两个dice单元相互穿插，拉大敏感节点距离。

5.根据权利要求4所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：所述敏感节点对的相互隔离与物理布局：q1和q2、x1和x2是相邻的两个dice单元中pmos管发生多位翻转的敏感节点对；q1和q2，x1和x2为相邻两个dice结构中nmos管发生多位翻转的两对敏感节点对。

6.根据权利要求5所述的纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：相邻两个敏感节点之间的间距为2.115μm。

7.纳米cmos工艺下一种基于dice版图交织加固单元的sram实现方法，其特征在于：将q1和q2、x1和x2两对节点交织放置，使其物理距离达到最大；将q1和q2，x1和x2两对节点交织放置，使其物理距离达到最大；利用一个dice单元中敏感节点对和另一个dice单元中的敏感节点对相互穿插隔离，拉大敏感节点距离。

技术总结本发明公开了纳米CMOS工艺下一种基于DICE版图交织加固单元的SRAM实现方法，包括SRAM结构，SRAM结构包括时钟控制模块、第一行译码器、第二行译码器、列译码器、第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列，第一存储阵列、第二存储阵列、第三存储阵列、第四存储阵列内均设置DICE单元，本发明提出了新的版图级加固方法：把两个DICE单元相互穿插，拉大敏感节点距离。大大降低了粒子轰击到多个敏感节点的造成多位翻转的概率；入射的角度改变会使得重粒子入射时轨迹经过了多个敏感节点，造成多个敏感节点翻转。此结构能使入射的角度改变造成的多个敏感节点翻转有效的恢复。技术研发人员：郭阳,陈建军,梁斌,池雅庆,罗登,王珣,郭昊,沈凡,赵强国受保护的技术使用者：中国人民解放军国防科技大学技术研发日：技术公布日：2024/4/17