自动化测试结构及ATE设备的制作方法

本发明涉及自动化测试，尤其涉及自动化测试结构及ate设备。

背景技术：

1、目前nand闪存自动化测试设备控制器的数据汇流排接口通常是32位或64位，在电路设计上需要分配更多的资源和面积，因为这些接口具有更高的数据位宽。

技术实现思路

1、本发明的主要目的在于提供一种自动化测试结构及ate设备，旨在解决现有技术中nand闪存自动化测试设备控制器的数据汇流排接口通常是32位或64位，在电路设计上需要分配更多的资源和面积的技术问题。

2、为实现上述目的，本发明提供一种自动化测试结构，所述自动化测试结构包括：中央处理器和fpga；

3、其中，所述fpga通过8位数据汇流排接口与所述中央处理器连接，所述fpga还与待测设备连接；

4、所述中央处理器，用于通过8位数据汇流排接口输出测试指令至所述fpga；

5、所述fpga，用于在接收到所述测试指令时，对所述待测设备进行测试。

6、可选地，所述fpga包括：多个独立测试模块；

7、各个所述独立测试模块分别与所述中央处理器和对应的待测设备连接；

8、所述独立测试模块，用于在接收到所述测试指令时，测试对应连接的待测设备。

9、可选地，所述独立测试模块包括：8位数据处理单元和nand闪存控制单元；

10、其中，所述8位数据处理单元分别与所述中央处理器和所述nand闪存控制单元连接，所述nand闪存控制单元与所述待测设备连接；

11、所述8位数据处理单元，用于对所述测试指令进行分析处理，并将分析处理后的测试指令输出至所述nand闪存控制单元；

12、所述nand闪存控制单元，用于根据所述分析处理后的测试指令对所述待测设备的nand闪存进行测试。

13、可选地，所述8位数据处理单元包括：8位控制器；

14、所述8位控制器与所述中央处理器连接；

15、所述8位控制器，用于解读所述中央处理器输出的测试指令，并将解读后的测试指令输出至对应的功能模块。

16、可选地，所述8位数据处理单元还包括：程序ram；

17、所述程序ram与所述8位控制器连接；

18、所述程序ram，用于存放所述解读后的测试指令中包含的自定义的指令集，并通过所述自定义的指令集提供给所述8位控制器执行程序。

19、可选地，所述8位数据处理单元还包括：参数寄存器；

20、所述参数寄存器分别与所述8位控制器和所述待测设备连接；

21、所述参数寄存器，用于存放所述解读后的测试指令中包含的测试参数条件，并在所述待测设备的nand闪存进行测试时输出所述测试参数条件至所述nand闪存控制单元。

22、可选地，所述8位数据处理单元包括：内存总线仲裁器；

23、所述内存总线仲裁器分别与所述8位控制器、所述程序ram和所述参数寄存器连接；

24、所述内存总线仲裁器，用于管理所述8位控制器、所述程序ram和所述参数寄存器之间的数据传输，以确保数据的正确传输和顺序。

25、此外，为实现上述目的，本发明还提供一种ate设备，所述ate设备包括上述任一项所述的自动化测试结构。

26、本发明公开了一种自动化测试结构，所述结构包括：中央处理器和fpga；其中，所述fpga通过8位数据汇流排接口与所述中央处理器连接，所述fpga还与待测设备连接；所述中央处理器，用于通过8位数据汇流排接口输出测试指令至所述fpga；所述fpga，用于在接收到所述测试指令时，对所述待测设备进行测试。本发明利用fpga在电路功能设计上具有弹性的特点，通过8位数据汇流排接口输出测试指令至所述fpga，由于使用的汇流排接口传输数据位数较少，在电路设计上可以减少使用面积和资源的消耗，同时操作和扩展也变得简单方便。

技术特征：

1.一种自动化测试结构，其特征在于，所述结构包括：中央处理器和fpga；

2.如权利要求1所述的自动化测试结构，其特征在于，所述fpga包括：多个独立测试模块；

3.如权利要求2所述的自动化测试结构，其特征在于，所述独立测试模块包括：8位数据处理单元和nand闪存控制单元；

4.如权利要求3所述的自动化测试结构，其特征在于，所述8位数据处理单元包括：8位控制器；

5.如权利要求4所述的自动化测试结构，其特征在于，所述8位数据处理单元还包括：程序ram；

6.如权利要求5所述的自动化测试结构，其特征在于，所述8位数据处理单元还包括：参数寄存器；

7.如权利要求6所述的自动化测试结构，其特征在于，所述8位数据处理单元包括：内存总线仲裁器；

8.一种ate设备，其特征在于，所述ate设备包括权利要求1至7中任一项所述的自动化测试结构。

技术总结本发明涉及自动化测试技术领域，尤其涉及自动化测试结构及ATE设备，该结构包括：中央处理器和FPGA；其中，FPGA通过8位数据汇流排接口与中央处理器连接，FPGA还与待测设备连接；中央处理器，用于通过8位数据汇流排接口输出测试指令至FPGA；FPGA，用于在接收到测试指令时，对待测设备进行测试。本发明利用FPGA在电路功能设计上具有弹性的特点，通过8位数据汇流排接口输出测试指令至FPGA，由于使用的汇流排接口传输数据位数较少，在电路设计上可以减少使用面积和资源的消耗，同时操作和扩展也变得简单方便。技术研发人员：郭寂波受保护的技术使用者：芯测通（深圳）半导体有限公司技术研发日：技术公布日：2024/4/17